v
R´
ESUM´
E
Estimer la consommation de puissance le plus tˆot possible durant le cycle de d´eveloppe-
ment est important pour pouvoir rencontrer le temps de mise en march´e. Pour cela, plusieurs
recherches en consommation de puissance se tournent vers l’estimation `a haut niveau, comme
la Mod´elisation au Niveau Transactionnel (TLM), pour acc´el´erer l’obtention des estimations
de puissance. Ce travail pr´esente une m´ethodologie `a haut-niveau orient´e sur les Coeur sous
licence (IP) qui effectue une estimation de puissance. La m´ethode propose une distinction
entre l’activit´e de l’IP concern´e et de son impl´ementation. Ceci permet de facilement cr´eer un
mod`ele qui peut ˆetre r´eutilis´e avec diff´erentes fr´equences et impl´ementations. En utilisant l’in-
formation obtenue par des mesures d’une description au Niveau Registre (RTL), un mod`ele
peut-ˆetre cr´e´e pour des simulations haut-niveau permettant d’abstraire l’impl´ementation. La
m´ethodologie est pr´esent´ee sur un processeur, une m´emoire, un bus, une minuterie et un
Contrˆoleur d’Interruption de Processeur (PIC) de Xilinx. En comparaison `a des estimations
effectu´ees au niveau RTL, le mod`ele permet d’estimer la consommation de puissance avec
une pr´ecision de 25% ±10% par rapport `a une estimation effectu´ee avec Xpower ; et ce avec
un facteur acc´el´eration de trois ou quatre ordres de grandeur.