Méthodes compactes pour transistors à base de - L2E

Méthodes compactes pour transistors à base de graphène
Stage de Fin d’études, Master 2, Durée : 6 mois
Le stage décrit dans ce document est proposé en vue du démarrage d’une nouvelle activité de recherche au sein
du L2E dans le cadre du thème MINA, portant sur la modélisation de matériaux pour composants à faible
consommation de puissance ayant application dans le domaine médical. Ces recherches aboutiront à une
collaboration avec l’équipe expérimentale du Laboratoire du Génie Electrique de Paris (LGEP) pour combiner les
aspects de modélisation avec la réalisation des composants envisagés. Dans le cadre des activités expérimentales liées
à cette thématique, un projet Emergence a été déjà soumis à Sorbonne Universités, dont le porteur est M David
BRUNEL, Maître de Conférences affecté au L2E et au LGEP.
Contexte :
La conception de composants électroniques innovants pour applications biomédicales doit faire face à plusieurs
challenges, notamment en termes de flexibilité, biocompatibilité, et faible consommation de puissance.
Dans cette optique, les transistors à base de graphène sont une
solution attractive : le graphène est en effet un matériau carboné
bidimensionnel dont les propriétés intrinsèques sont tout à fait
exceptionnelles. A la fois élastique et robuste avec des fréquences
de coupure dépassant les 300 GHz, le graphène est le candidat idéal
pour son intégration dans des circuits flexibles [1].
D’ailleurs, disposer d’un outil de modélisation efficace et fiable est primordial pour la conception des ces
composants. En effet un tel outil permettrai de prévoir et quantifier le comportement des composants avant leur
réalisation, ainsi que de visualiser et comprendre les phénomènes physiques mis en jeu, permettant un choix correct
des paramètres, une évaluation des écarts avec la réalité, et l’optimisation des structures envisagées.
Notamment, l’extraction des paramètres de circuit pour
transistors à graphène est un sujet de recherche dont les résultats
ne sont pas encore consolidés et vérifiés expérimentalement, en
raison des difficultés de modélisation des composants. La
disponibilité de modèles compactes (c'est-à-dire, modèles
décrivant les relations tension-courant du transistor) est la seule
qui permettra d’atteindre la conception de circuits à base de
graphène sur une vaste échelle à l’aide de simulateurs de circuits
intégrés [2].

Des premiers résultats ont été récemment obtenus (Rice University, Purdue University, Università di Pisa, Japan
Science and Technology Agency, Université Paris Sud), mais ces résultats sont souvent très dépendants des modèles
utilisés et ne sont pas vérifiés par validations expérimentales.
Sujet :
Pour ces raisons, le stage proposé portera sur l’étude de modèles compacts pour transistors à base de graphène.
Dans un premier temps, on utilisera dans ce but des descriptions théoriques du graphène disponibles dans la
littérature scientifique pour vérifier le domaine d’application de différentes méthodes compactes.
Les différents méthodes seront donc comparées et codées en Matlab. Elles seront évaluées sur la base de leur
complexité, leur précision et leur applicabilité sur les échelles des paramètres physiques et géométriques d’intérêt.
Cette comparaison mènera à un choix de modèles sélectionnés : ces méthodes seront testées avec les paramètres
sortants des mesures conduites au LGEP dès que disponibles. Comme déjà expliqué, une telle combinaison entre
modélisation et réalisation expérimentale ne fait pas souvent objet d’activités de recherche portant sur ce sujet.
En vue de l’amplitude du sujet abordé, la proposition d’une thèse à l’étudiant en stage sera envisagée. Des
modèles du graphène seront alors proposés à travers des méthodes de simulations ab initio, permettant de modéliser
les matériaux à l’échelle atomique. De surcroit, les activités expérimentales conduites au LGEP mèneront à la
réalisation et mesures de transistors à graphène envisagés.
Compétences souhaitées :
Expériences de programmation avec outils pour le calcul scientifique (Matlab ou autres), bonne connaissance des
méthodes numériques pour la résolution d’équations différentielles. Connaissances de base en physique de la matière
et en électronique analogique.
Bonne connaissance de l’anglais écrit. Le candidat devra faire preuve de motivation et d’autonomie.
Lieu et dates du stage : L2E, Campus Jussieu, T65/66, 01/02/15 - 31/07/15.
Contact : Guido VALERIO : [e-mail], 01 44 27 42 36
Zhuoxiang REN : [e-mail], 01 44 27 48 34
Références :
[1] M. van der Zande et al., Large-Scale Arrays of Single-Layer Graphene Resonators. Nano Letters 10, 4869
(2010).
[2] G. Fiori and G. Iannaccone, « Multiscale modeling for graphene-based nanoscale transistors, » Proc. IEEE, vol.
101, no. 7, Jul. 2013.