Portes à hystérésis (2 seuils de basculement)

1
TP d'électronique P1 n°4 :
L’analogique et la logique
novembre 2000
Objectif du TP
L’objectif du TP est d’étudier la différence entre 2 "mondes" différents de l’électronique : le
monde analogique et le monde logique.
• L’électronique analogique est celle des tensions qui peuvent avoir n’importe quelle
valeur, pouvant passer de manière continue d’une valeur à une autre. Les composants
analogiques sont les composants passifs R, L, C et des composants actifs : transistors et
amplificateurs opérationnels (que l’on étudiera plus tard), entre autres ;
• L’électronique logique (encore appelé numérique) est celle de tensions ne pouvant
prendre que 2 valeurs, notées 0 et 1. "0" est appelé niveau bas ; en général il correspond à
une tension de 0V. "1" est le niveau haut ; selon le type de circuits intégrés utilisés il peut
correspondre à des tensions différentes (dans notre cas, ça sera 5V). Les composants
logiques sont les circuits intégrés logiques, les mémoires, les microprocesseurs, etc.
Durant cette séance nous allons :
• étudier un montage purement analogique : un circuit RLC ;
• comparer des portes logiques de 2 technologies différentes (TTL et CMOS), et de 2
séries différentes d’une même technologie (série 4000 et série 74HC) ;
• étudier deux montages purement logiques : une mémoire à 1 bit et un additionneur
logique
I) Montage purement analogique : circuit RLC
On reprend le circuit déjà étudié dans le cadre du TP sur Pspice :
Q1(théorique). Donner le diagramme de Bode de ce circuit
Q2(pratique). Réaliser l'expérimentation réelle et relever les courbes de gain 20log|vS/vE| en
fonction de la fréquence, pour R=120Ω.
L=560µH, C=150nF

2
Q3(p). Utiliser une résistance variable de 200Ω pour R (voir le guide de TP pour son
utilisation). A l’aide d’un petit tournevis, faire varier cette résistance, décrire et expliquer l’effet
produit sur le signal de sortie.
II) Etude d’une porte logique
Remarque importante
Les circuits intégrés doivent être alimentés par une tension continue. Ici ils seront alimentés
en 5V (qui correspondra alors au niveau logique 1). C’est la première chose à faire avant
d’utiliser les portes logiques qu’ils contiennent.
II.1) Principale propriété d’une porte logique
Une porte logique est prévue pour fonctionner avec des niveaux logiques "0" ou "1". Mais
que se passe-t-il quand on leur applique en entrée une tension analogique, comprise entre 0V et
5V ? La réponse est que la sortie de la porte va basculer d’un niveau à l’autre.
Pour cette question on utilisera une porte NON-ET (NAND) à deux entrées (d’un circuit
intégré 74HC00 qui en contient quatre). On reliera les deux entrées de la porte entre elles par un
petit fil.
Q4(p). Appliquer à l’entrée d’une porte NON-ET une tension continue dont on peut ajuster la
valeur (par exemple à l’aide d’un des 2 blocs d’alimentation disponibles). Faire varier cette
tension de 0 à 5V, relever une dizaine de points de mesure (choisis surtout dans la zone de
transition de vs), pour représenter la caractéristique de transfert vs=f(ve) de cette porte.
Interpréter cette courbe.
II.2) Différences entre les familles CMOS et TTL
Il existe deux grandes familles de circuits intégrés : la famille TTL et la famille CMOS,
toutes deux toujours étudiés dans l’industrie, même si l’utilisation de la famille CMOS a
tendance à se généraliser. Nous allons étudier quelques différences de caractéristiques entre ces
deux familles.
Les principales différences sont :
• des seuils d’entrée différents : entre deux circuits différents de la même famille, les
seuils d’entrée ne seront pas tout à fait les mêmes, mais en moyenne ceux de la famille
TTL seront plus faibles que ceux de la famille CMOS.
• la consommation d’énergie : les circuits de la famille TTL consomment plus d’énergie
que ceux de la famille CMOS (ce qui représente un inconvénient, par exemple pour les
systèmes portables) ; c’est l’objet de la question qui suit.
Q5(p). Garder le montage de la question précédente et insérer l’ampèremètre continu à aiguille
entre la patte d’alimentation du circuit intégré et le bloc d’alimentation. Relever la valeur de
l’intensité. Répéter la même opération pour le circuit TTL 74LS00 (le brochage est le même) et
comparer les résultats. Conclure.

3
II.3) Différentes séries de la famille CMOS
Dans la famille CMOS, il existe plusieurs séries, qui se caractérisent par des performances
différentes. La série 4000 est plus ancienne que la série 74HC ; elle est de moins en moins
utilisée dans l’industrie. La seconde possède des temps de propagation (voir en annexe pour la
définition) inférieurs à la première.
Q6(p). Mesurer le temps de propagation d’une porte NON-ET d’un circuit 4011 (attention le
brochage n’est pas le même que le 74HC00), puis d’une porte NON-ET d’un circuit 74HC00, à
l’aide de l’oscilloscope. Représenter les signaux visualisés lors de la mesure. Comparer avec les
valeurs indiquées par les constructeurs (les documentations, ou datasheet, sont disponibles sur la
page web-élec de l’EFREI). Préciser le choix de la fréquence à laquelle la mesure est effectuée.
III) Montages purement logiques
II.1) Mémoire à 1 bit
Pour les deux entrées de cette bascule on utilisera des résistances de pull-down (voir en
annexe).
Q7(p). Réaliser une bascule D à verrou à l’aide de portes NON-ET (à l’aide de deux circuits
74HC00). Tester son bon fonctionnement, et décrire cette démarche de test. Expliquer en quoi
on peut parler de mémorisation. Exprimer la sortie Q(t+1) en fonction de D, H et Q(t).
III.2) Additionneur binaire
Voir informations utiles en annexe.
Q8(th). Donner le résultat (théorique) de toutes les additions possibles de nombres binaires à 2
bits.
Q9(th). Réaliser un additionneur complet 1 bit à l’aide de portes ET, OU et OU-EXCLUSIF. Le
bit de sortie, ainsi que la retenue, seront visualisés au moyen de diodes électro-luminescentes
(Light-Emitting Diodes, ou LED). Ces DELs peuvent être connectées directement en sortie des
circuits intégrés, le courant délivré par chaque broche étant de l'ordre de 25mA. Représenter le
schéma de câblage (schéma des connexions entre les broches des circuits intégrés) de ce
montage.
Q10(p). Câbler le montage et décrire la procédure de test.

4
Annexe
Support théorique pour les Travaux Pratiques de logique
Fonctions logiques élémentaires
Toutes les fonctions logiques que l’on peut trouver dans les domaines de l’électronique
numérique et de l’informatique industrielle sont réalisées à partir de fonctions logiques
élémentaires :
NON-ET (NAND) :
&
ET (AND) :
&
OU (OU) :
>1
NON-OU (NOR) :
>1
NON (inverter) :
1
OU-EXCLUSIF (XOR) :
=1
(Représentation de gauche : norme française ; droite : norme anglo-saxone)
Ces fonctions sont réalisées par des portes logiques. Les portes logiques peuvent avoir deux
entrées, comme sur le schéma, ou plus.
Portes à 1 seuil de basculement
Dans une porte logique à 1 seuil de basculement l’entrée est considérée comme un "0"
logique (respectivement "1"), si elle est inférieure (respectivement supérieure) à Vcc/2, où Vcc est
la tension d’alimentation des circuits intégrés.
Portes à hystérésis (2 seuils de basculement)
Certaines portes logiques possèdent deux tensions de seuil différentes, selon que la tension
d'entrée croît ou décroît (elles seront notées respectivement veh et veb dans la suite du texte). La
différence entre ces deux tensions de seuil est appelée tension d’hystérésis (notée vh dans la
suite : vh=veh-veb).

5
Additionneur binaire
Lorsqu’on effectue une addition avec un ordinateur, celle-ci est réalisée par un additionneur
situé dans l’unité arithmétique et logique (UAL), elle-même située dans le microprocesseur.
Un demi-additionneur permet de réaliser l’addition de 2 variables binaires E1 et E2
(entrées). Il comporte 2 sorties : la somme proprement dite S et une retenue R.
1/2
additionneur
E1
E2
S
R
E1 E2 S R
0
1
000
001
00
0
11
11 1
Figure 1
S
E
E
E
E
=+12 12..
S
E
E
=⊕12
R
E
E
=12.
Un demi-additionneur peut donc être réalisé à l’aide d’une porte OU EXCLUSIF et d’une
porte ET.
E1
E2
=1
&
1/2 add.
S
R
Figure 2. Demi-additionneur
Pour additionner 2 nombres à plusieurs bits, il faut tenir compte de l’éventuelle retenue de
l’étage précédent : il faut donc utiliser deux demi-additionneurs 1 bit pour réaliser un
additionneur 1 bit complet.
E1
E2
=1
&
1/2 add.
>1
S
R
=1
&
1/2 add.
n
Rn-1
B0
S0
R0
A
A
1
B1
S1
R1
A
A
2
B2
S2
R2
A
A
3
B3
S3
R3
A
A
0
Figure 3. Additionneur (1 bit) complet Figure 4. Additionneur 4 bits