these_archivage_3075906Opti.pd

Pr´evision des effets de vieillissement par
´electromigration dans les circuits int´egr´es CMOS en
noeuds technologiques submicroniques.
Boukary Ouattara
To cite this version:
Boukary Ouattara. Pr´evision des effets de vieillissement par ´electromigration dans les circuits
int´egr´es CMOS en noeuds technologiques submicroniques.. Electronique. Universit´e Pierre et
Marie Curie - Paris VI, 2014. Fran¸cais. <NNT : 2014PA066253>.<tel-01079067v4>
HAL Id: tel-01079067
https://tel.archives-ouvertes.fr/tel-01079067v4
Submitted on 25 Nov 2014
HAL is a multi-disciplinary open access
archive for the deposit and dissemination of sci-
entific research documents, whether they are pub-
lished or not. The documents may come from
teaching and research institutions in France or
abroad, or from public or private research centers.
L’archive ouverte pluridisciplinaire HAL, est
destin´ee au d´epˆot et `a la diffusion de documents
scientifiques de niveau recherche, publi´es ou non,
´emanant des ´etablissements d’enseignement et de
recherche fran¸cais ou ´etrangers, des laboratoires
publics ou priv´es.

THESE DE DOCTORAT DE
L’UNIVERSITE PIERRE ET MARIE CURIE
Spécialité
Microelectronique
École doctorale Informatique, Télécommunications et Électronique (Paris)
Présentée par
M. Boukary OUATTARA
Pour obtenir le grade de
DOCTEUR de l’UNIVERSITÉ PIERRE ET MARIE CURIE
Sujet de la thèse :
Prévision des effets de vieillissement par électromigration dans les circuits
intégrés CMOS en nœuds technologiques submicroniques.
soutenue le 08/07/2014
devant le jury composé de : (préciser la qualité de chacun des membres).
M. WOUTERS Yves Professeur Rapporteur
M. ROUZEYRE Bruno Professeur Rapporteur
M. KOKABI Hamid Professeur Examinateur
M. VIVET Pascal Ingénieur chercheur Examinateur
M. MEHREZ Habib Professeur Directeur de thèse
M. BAZARGAN-SABET Maitre de Conférence Co-encadrant de thèse
Mlle. DOYEN Lise Docteur-ingénieur Encadrante industrielle de thèse
Thèse préparée au Laboratoire d’Informatique de Paris 6 (LIP6) en collaboration avec
l’entreprise STMicroelectronics

Table des matières
Table des matières........................................................................................................................... 9
Table des Figures .......................................................................................................................... 14
Introduction générale .................................................................................................................... 19
I. Historique et évolution de la microélectronique .................................................................... 19
1. Découverte du premier transistor ...................................................................................... 19
2. Les circuits intégrés (puces) .............................................................................................. 20
3. Le taux d’intégration des transistors dans les circuits ....................................................... 21
II. La problématique de la fiabilité dans les circuits intégrés .................................................... 22
1. La notion de fiabilité .......................................................................................................... 22
2. Les conséquences de la miniaturisation des interconnexions ............................................ 22
3. Objectifs de la thèse ........................................................................................................... 23
Chapitre 1. Phénomène d’électromigration (EMG) dans les interconnexions .......................... 25
I. Définition ............................................................................................................................... 25
1. Historique .......................................................................................................................... 25
2. Les causes physiques du phénomène d’EMG ................................................................... 26
a. La densité de courant (j) ............................................................................................. 27
b. La température (T) ...................................................................................................... 28
3. Les interconnexions métalliques ....................................................................................... 28
4. Mécanisme de dégradation d’une interconnexion par EMG ............................................. 31
a. Divergence de flux due à la barrière de tantale .......................................................... 31
b. La nucléation et croissance de la cavité ...................................................................... 32
c. La localisation de la cavité ......................................................................................... 34
d. Contraintes mécaniques dans les lignes courtes dues à l’EMG .................................. 35
e. Condition d’immortalité des lignes ............................................................................ 37
5. Impact de la microstructure sur le mécanisme de dégradation par EMG .......................... 38
II. Détection de l‘EMG dans les interconnexions au niveau silicium ....................................... 39
1. Les structures de test de durée de vie ................................................................................ 39
2. Tests de durée de vie ......................................................................................................... 40
a. Équipement et banc de test ......................................................................................... 40
b. Détermination de la section réelle de la ligne à tester ................................................ 41
c. Le test ......................................................................................................................... 42
3. Extrapolation des résultats de test aux conditions réelles de fonctionnement ................... 44
a. Paramètres de Black ................................................................................................... 44
i. Le facteur d’accélération en courant (n) ................................................................. 45
ii. L’énergie d’activation apparente du phénomène (Ea) ............................................. 45
b. Extrapolation aux conditions réelles ........................................................................... 46
4. Les règles de fiabilités vis-à-vis de l’EMG ....................................................................... 47
a. Le courant moyen (IEM) .............................................................................................. 47

b. Le courant efficace (IRMS) ........................................................................................... 48
III. Les recherches vers l’amélioration des règles de courant ................................................... 48
1. Effet réservoir et effet puits ............................................................................................... 49
2. Effet de transition de la largeur de lignes .......................................................................... 50
3. Amélioration des méthodes de détermination de TTF ...................................................... 50
4. Structure en arbre ............................................................................................................... 51
5. Effet thermique. ................................................................................................................. 52
6. Synthèse ............................................................................................................................. 52
Chapitre 2. Méthodologie de validation EMG au niveau de la conception d’un circuit intégré 54
I. La conception d’un circuit intégré (puce) .............................................................................. 54
1. La spécification de la puce ................................................................................................ 54
2. La description des blocs fonctionnels ................................................................................ 55
a. Les blocs fonctionnels numériques............................................................................. 55
b. Les cellules standards ................................................................................................. 55
c. Les blocs fonctionnels analogiques ............................................................................ 56
3. Implémentation de la puce ................................................................................................. 56
a. Le Floorplan (plan de circuit intégré) ......................................................................... 56
b. Placement de cellules standards dans la grille d’alimentation ................................... 57
c. Routage ....................................................................................................................... 58
d. Synthèse d’arbre d’horloge ......................................................................................... 59
e. Cellules de données .................................................................................................... 59
4. Vérification : la validation du schéma du circuit ............................................................... 60
a. Validation électrique ................................................................................................... 60
b. Validation temporelle ................................................................................................. 60
c. Validation comportementale ....................................................................................... 61
II. Structure des circuits intégrés ............................................................................................... 61
1. Structure des cellules standards ......................................................................................... 61
a. Le réseau d’alimentation électrique d’une cellule standard ....................................... 62
b. Le réseau signal d’une cellule standard ...................................................................... 63
2. Les blocs fonctionnels ....................................................................................................... 63
a. La composition des blocs ........................................................................................... 63
b. Réseaux d’interconnexions ......................................................................................... 64
3. Les enjeux de la fiabilité dans les circuits intégrés ........................................................... 65
III. Méthodes de validation EMG des dessins (layout) de circuits intégrés .............................. 66
1. Stratégie de validation des circuits vis-à-vis de l’EMG .................................................... 66
a. L’approche plane (flat) ............................................................................................... 66
b. L’approche hiérarchique ............................................................................................. 66
i. Flot ascendant ......................................................................................................... 66
ii. Flot descendant ....................................................................................................... 66
2. Processus de vérification des risques EMG ....................................................................... 67