GELE5340 Circuits ITGÉ (VLSI) Chapitre 3: Le MOSFET Contenu du chapitre • Fonctionnement du MOSFET ○ On verra comment le MOSFET fonctionne, et comment l’utiliser dans des circuits simples. • Fonctionnement dynamique ○ ○ On verra comment calculer les résistances et capacitances parasites des MOSFET. On verra comment ces parasites affectent la performance du MOSFET. GELE5340 – Gabriel Cormier, Université de Moncton 2 Modélisation • Pour utiliser les transistors dans des circuits, on se sert de modèles. • Il n’est pas nécessaire de tenir compte de tous les effets physiques de chaque composante. • L’important est de comprendre le comportement. • Les modèles peuvent avoir différents niveaux de complexité (et donc de précision). GELE5340 – Gabriel Cormier, Université de Moncton 3 Modèles • Le transistor est l’élément de base utilisé pour construire des circuits complexes, tels que des portes (AND, OR, etc), des circuits arithmétiques (additionneurs, etc) et des mémoires. • La performance de ces circuits est affectée par les éléments parasites du transistor, soit les résistances parasites et capacitances parasites. • Il est donc important de savoir d’où proviennent ces éléments parasites et comment les calculer. GELE5340 – Gabriel Cormier, Université de Moncton 4 Diode • La diode est rarement utilisée en circuits intégrés numériques. • Cependant, c’est l’élément le plus simple, et donc il constitue un bon point de départ. • La diode est surtout importante à cause de la capacitance variable qu’elle peut produire. ○ La vitesse de commutation dépend de ces capacitances. GELE5340 – Gabriel Cormier, Université de Moncton 5 Diode B A Al SiO2 p n Vue de coupe d’une jonction pn pour un procédé CMOS A Al A p n B B Représentation uni-dimensionnelle Symbole d’une diode La diode est principalement un élément parasite dans les circuits intégrés. GELE5340 – Gabriel Cormier, Université de Moncton 6 Diode • À l’interface entre la zone p et la zone n, une couche d’appauvrissement se crée. diffusion des trous diffusion des électrons p – – – – – + + + + + + n migration des trous migration d’électrons • Il existe donc un potentiel interne 0 entre la zone n et la zone p. GELE5340 – Gabriel Cormier, Université de Moncton 7 Potentiel interne • Le potentiel interne est définit par l’équation suivante: où N AND 0 T ln 2 ni ○ NA = concentration des accepteurs ○ ND = concentration des donateurs ○ ni = concentration d’un échantillon pur ○ T = tension thermique T kT 26mV à 300K q GELE5340 – Gabriel Cormier, Université de Moncton 8 Courant dans la diode 0 2.5 10 2 -5 10 ID (A) ID (mA) 1.5 1 2.3 T V/décade de courant -10 10 0.5 0 -0.5 -1 -15 -0.5 VD (V) 0 0.5 a) Échelle linéaire 1 10 0 VD T I D I S e 1 0.2 VD (V) 0.4 0.6 0.8 b) Échelle logarithmique GELE5340 – Gabriel Cormier, Université de Moncton 9 Courant de saturation • Is est le courant de saturation de la diode ○ ○ ○ ○ Proportionnel à l’aire de la diode Fonction du dopage et de la largeur des zones neutres. On le détermine habituellement de façon empirique. Typiquement, pour des jonctions en silicium, Is est de l’ordre de 10-17 A/μm2. GELE5340 – Gabriel Cormier, Université de Moncton 10 Diode: capacitance • La diode possède une capacitance non linéaire, qui est fonction du niveau de polarisation. • En effet, les zones p et n agissent comme les plaques d’un condensateur, et la zone d’appauvrissement agit comme le diélectrique. diélectrique p – – – – + + + + + + n • Cependant, la grandeur de la zone dépend de la polarisation, ce qui crée une capacitance variable. GELE5340 – Gabriel Cormier, Université de Moncton 11 Diode: jonction pn variable -3 2.4 x 10 Rappel: 2.2 C A d 2 Donc, si d varie en fonction de la tension, C varie selon la tension. 1.8 1.6 1.4 1.2 1 0.8 0 0.5 1 1.5 2 2.5 Largeur de la zone appauvrie en fonction de la tension GELE5340 – Gabriel Cormier, Université de Moncton 12 Diode: capacitance 2 Capacitance quand la tension est 0. 1.5 j C (fF) Jonction abrupte m = 0.5 Cj 1 1 VD 0 m Jonction linéaire m = 0.33 0.5 0 -5 C j0 -4 -3 -2 -1 0 1 V D (V) Exemple: capacitance non linéaire d’une diode. GELE5340 – Gabriel Cormier, Université de Moncton 13 Effets secondaires • La température a un effet important sur le fonctionnement de la diode. ○ ○ La tension T varie linéairement avec la température. Si T augmente, le courant diminue. IS varie aussi en fonction de la température. Théoriquement, IS double à tous les 5°C; pratiquement, à tous les 8°C. GELE5340 – Gabriel Cormier, Université de Moncton 14 Effets secondaires • L’impact de la variation de température est significatif. ○ ○ Le courant (et donc la consommation de puissance) peut augmenter de façon significative. Les diodes sont utilisées pour isoler des parties de circuit; l’isolation diminue si la température augmente (à cause des courants de fuite). GELE5340 – Gabriel Cormier, Université de Moncton 15 Le MOSFET Le MOSFET • Qu’est-ce qu’un transistor? ○ Dans sa description la plus simple, un MOSFET est un interrupteur. Un transistor MOS Un interrupteur VGS VT |VGS| Ron S D GELE5340 – Gabriel Cormier, Université de Moncton 17 MOSFET Polysilicium Aluminum Oxyde de grille grille n+ SiO2 n+ source/drain SiO2 Type p Vue en 3D d’un NMOS GELE5340 – Gabriel Cormier, Université de Moncton 18 Le MOSFET: types et symboles D D S S G NMOS Enrichissement NMOS Appauvrissement D G D B G S S NMOS avec contact PMOS Enrichissement au substrat GELE5340 – Gabriel Cormier, Université de Moncton 19 MOSFET: Exemple de topologie Exemple de topologie d’un NMOS, dans L-Edit. GELE5340 – Gabriel Cormier, Université de Moncton 20 Tension seuil: concept + S VGS G D - n+ n+ canal n Zone appauvrie Substrat p B Transistor NMOS, vue de coupe GELE5340 – Gabriel Cormier, Université de Moncton 21 Tension seuil • La tension seuil est la tension à laquelle la région entre les deux zones n du NMOS change de p à n. • La tension seuil, VT, dépend de: ○ ○ ○ ○ ○ L’épaisseur de l’oxyde sous la grille Tension de Fermi La charge des impuretés La densité des ions implantés, Etc. GELE5340 – Gabriel Cormier, Université de Moncton 22 Tension seuil • Quand VGS = 0, les deux jonctions pn du NMOS (source – substrat et drain – substrat) sont à 0V et sont bloquées. • On applique alors un VGS plus grand que 0V. La grille et le substrat forment alors un condensateur, avec l’oxyde servant de diélectrique. • Les charges positives s’accumulent à la grille, et les charges négatives s’accumulent à la frontière oxyde – substrat. GELE5340 – Gabriel Cormier, Université de Moncton 23 Tension seuil • Les trous sont repoussés de cette zone; une région appauvrie se crée dessous l’oxyde de grille. • Au fur et à mesure que VGS augmente, les électrons se ramassent de plus en plus sous la grille. • À un moment donné, lorsqu’il y a assez d’électrons d’accumulés, la zone sous l’oxyde change de p- à n. • Cette zone crée un canal qui permet aux électrons de circuler de la source vers le drain. • On appelle ce phénomène l’inversion forte; ça se produit à une tension égale à 2 fois le potentiel de Fermi. GELE5340 – Gabriel Cormier, Université de Moncton 24 Tension seuil • Une fois le canal créé, il suffit d’appliquer une tension VDS (entre le drain et la source) pour obtenir un courant IDS. • La tension seuil est fonction de plusieurs paramètres. QB 0 QI VT VFB 2 F Cox Cox Implantation Charge sous la grille GELE5340 – Gabriel Cormier, Université de Moncton 25 Tension seuil NA F T ln ni Potentiel de Fermi (≈ -0.3V pour du silicium) • NA est le dopage du substrat • ni est la concentration intrinsèque du semiconducteur QB 0 2qN A Si 2F Charge équivalente sous la grille (en présence d’un canal) QI qN I Charge implantée sous la grille (ions p+) VFB Tension créée à cause des différents matériaux. GELE5340 – Gabriel Cormier, Université de Moncton 26 Tension seuil • La tension seuil varie, cependant, en fonction de la tension entre la source et le substrat (VSB). • Si la tension source – substrat est différente de 0, on utilise l’équation suivante pour calculer VT: VT VT 0 2 F VSB 2 F où est le coefficient de l’effet du substrat, et VT0 est la tension seuil quand VSB = 0. GELE5340 – Gabriel Cormier, Université de Moncton 27 Effet du substrat 0.9 0.85 0.8 0.75 2q Si N A Cox 0.65 T V (V) 0.7 0.6 0.55 0.5 0.45 0.4 -2.5 -2 -1.5 -1 V BS -0.5 0 (V) On voit ici comment le substrat peut avoir un impact sur la tension seuil. GELE5340 – Gabriel Cormier, Université de Moncton 28 Opération en zone résistive (linéaire) • On a maintenant VGS > VT, et on applique une tension VDS faible. • La différence de potentiel entre le drain et la source va créer un courant ID (qui va du drain vers la source). ' W I D kn L 2 VDS VGS VT VDS 2 GELE5340 – Gabriel Cormier, Université de Moncton n ox k tox ' n 29 Définition des dimensions Grille en polysilicone Source Drain xd n+ xd W n+ Ld Vue de dessus Oxyde de grille tox n+ L n+ Vue de coupe GELE5340 – Gabriel Cormier, Université de Moncton 30 Opération en zone résistive (linéaire) S VDS G VGS D ID n+ - V(x) + n+ L x Substrat p B Le MOSFET sous polarisation GELE5340 – Gabriel Cormier, Université de Moncton 31 Le transistor en saturation • À un moment donné, si on continue d’augmenter la tension VDS, le courant ne varie plus linéairement. • La tension V(x) n’est plus constante le long du canal. • Lorsque VGS – V(x) < VT, le canal disparaît. • On appelle ce phénomène le pinch-off. GELE5340 – Gabriel Cormier, Université de Moncton 32 Le transistor en saturation VDS > VGS – VT G S VGS n+ - VGS - VT+ D ID n+ L x Pinch-off Substrat p B GELE5340 – Gabriel Cormier, Université de Moncton 33 Le transistor en saturation • On voit sur la figure précédente qu’il n’y a pas de canal du côté du drain. Pour que ceci se produise, il faut que VGS – VDS ≤ VT. • On dit alors que le transistor est en saturation. La différence de potentiel dans le canal (du point de pinch-off à la source) demeure constant à VGS – VT, et donc le courant demeure constant. ' n k W 2 VGS VT ID 2 L GELE5340 – Gabriel Cormier, Université de Moncton 34 Relation tension – courant 6 x 10 -4 VGS= 2.5 V 5 Résistif ID (A) 4 3 GS Relation quadratique VDS = VGS - VT 2 VGS= 1.5 V 1 0 Saturation V = 2.0 V VGS= 1.0 V 0 0.5 1 1.5 2 2.5 VDS (V) Courbe typique d’un NMOS GELE5340 – Gabriel Cormier, Université de Moncton 35 Modulation de la longueur de canal • En saturation, il y a une faible dépendance de ID sur VDS. • En augmentant VDS, la zone appauvrie au drain s’élargit, ce qui réduit la longueur effective du canal: le courant augmente. • On modélise cet effet en ajoutant un terme à l’équation du courant: I D I 1 VDS ' D où λ est un paramètre empirique, la modulation de la longueur de canal (channel-length modulation). GELE5340 – Gabriel Cormier, Université de Moncton 36 Équations du transistor On résume le comportement du transistor avec les équations suivantes: Zone 1: VGS < VT (zone blocage) ID 0 Zone 2: VDS ≤ VGS – VT W ID k L ' n Zone 3: VDS ≥ VGS – VT (zone linéaire) 2 VDS VGS VT VDS 2 où k nCox ' n n ox tox (zone saturation) kn' W VGS VT 2 1 VDS ID 2 L GELE5340 – Gabriel Cormier, Université de Moncton 37 Équations du transistor • Les équations précédentes représentent un modèle de premier ordre du comportement d’un MOSFET. • Elles sont valides pour des transistors dont la longueur dépasse quelques microns. • Cependant, on verra plus loin qu’elles ne sont pas valides pour des très petits transistors, de moins de 1μm. GELE5340 – Gabriel Cormier, Université de Moncton 38 Modèle simple On peut donc établir un modèle simple pour analyse manuelle des circuits. VDS VGS – VT W I D kn' L D G ID 2 VDS VGS VT VDS 2 VDS VGS – VT S kn' W VGS VT 2 1 VDS ID 2 L où VT VT 0 2F VSB 2F GELE5340 – Gabriel Cormier, Université de Moncton 39 Transconductance • La transconductance du processus est le paramètre kn’. Elle représente le gain de tension à l’entrée au courant à la sortie (drain). C’est une valeur qui ne peut pas être modifiée par l’ingénieur. • La transconductance du FET est différente pour chaque transistor. W kn n k L ' n GELE5340 – Gabriel Cormier, Université de Moncton 40 Saturation de vitesse • Le comportement des transistors à canal court ( L < 1μm) varie considérablement par rapport à ceux à canal long. • La vitesse des électrons est proportionnelle au champ électrique, mais à une valeur critique, la vitesse n’augmente plus même si le champ électrique augmente. ○ On appelle ceci la saturation de vitesse. GELE5340 – Gabriel Cormier, Université de Moncton 41 u n ( m /s) Saturation de vitesse usat = 105 Vitesse constante Mobilité constante (pente = µ) xc = 1.5 GELE5340 – Gabriel Cormier, Université de Moncton x (V/µm) 42 Saturation de vitesse • La vitesse de saturation typique pour les électrons et trous est 105m/s. • Pour des électrons, le champ critique où la saturation a lieu est de 1 à 5V/m. ○ Ex: pour un canal de longueur 0.25m, il ne faut qu’environ 1V entre la source et le drain pour atteindre la saturation. • On peut donc définir une tension de saturation VDSAT pour chaque transistor. GELE5340 – Gabriel Cormier, Université de Moncton 43 Saturation de vitesse ID Dispositif à canal long VGS = VDD Dispositif à canal court Saturation de vitesse V DSAT VGS - V T GELE5340 – Gabriel Cormier, Université de Moncton VDS 44 Caractéristique ID vs VDS -4 6 -4 x 10 2.5 VGS= 2.5 V x 10 VGS= 2.5 V 5 2 Résistif Saturation ID (A) VGS= 2.0 V 3 VGS= 2.0 V 1.5 VDS = VGS - VT ID (A) 4 1 VGS= 1.5 V 0.5 VGS= 1.0 V VGS= 1.5 V 2 1 VGS= 1.0 V 0 0 0.5 1 1.5 2 2.5 0 0 0.5 VDS(V) Canal long GELE5340 – Gabriel Cormier, Université de Moncton 1 1.5 2 2.5 VDS(V) Canal court 45 Saturation de vitesse: VDSAT • La tension où la saturation de vitesse est atteinte est fonction de la longueur du canal (de la grille). On peut approximer en disant: VDSAT Lxc où xc est le champ critique où a lieu la saturation. La valeur moyenne du champ critique est 2.5V/μm. ○ Ex: pour un FET où L = 0.25μm, VDSAT = 0.63V. GELE5340 – Gabriel Cormier, Université de Moncton 46 Modèle du transistor • Pour bien modéliser les transistors de petites dimensions, il faut tenir compte de la saturation de vitesse. • Il faudra donc modifier le modèle simple présenté plus haut. • Ce nouveau modèle, qu’on appelle le modèle unifié, servira dans tous nos calculs. GELE5340 – Gabriel Cormier, Université de Moncton 47 Modèle unifié Zone 1: VGS < VT ID 0 G S Zone 2: VGS ≥ VT D B W ID k L ' n où 2 Vmin VGTVmin 1 VDS 2 Vmin min VGT ,VDS ,VDSAT VGT VGS VT VT VT 0 2F VSB 2F GELE5340 – Gabriel Cormier, Université de Moncton 48 Modèle unifié On résume le comportement du transistor avec les équations suivantes: Zone 1: VGS < VT (zone blocage) ID 0 Les zones 2, 3, et 4 dépendent de Vmin: Zone 2: Vmin = VDS (linéaire) Zone 3: Vmin = VDsat (saturation de vitesse) Zone 4: Vmin = VGT W ID k L 2 VDS VGS VT VDS 1 VDS 2 W ID k L 2 VDsat VGS VT VDsat 1 VDS 2 ' n ' n kn' W 2 1 VDS I V V (saturation) D GS T 2 L GELE5340 – Gabriel Cormier, Université de Moncton 49 Comparaison 2.5 x 10 -4 VDS=VDSAT 2 Saturation de vitesse ID (A) 1.5 Linéaire 1 VDSAT=VGT 0.5 VDS=VGT 0 0 0.5 Saturé 1 1.5 2 2.5 VDS (V) Comparaison: modèle unifié vs PSpice GELE5340 – Gabriel Cormier, Université de Moncton 50 Transistor PMOS • Le transistor PMOS se comporte presque de la même façon que le NMOS. • Cependant, la saturation de vitesse a un effet plus faible sur le PMOS, parce que la mobilité des trous est plus faible que celle des électrons. • Les équations dérivées auparavant peuvent tous être appliquées pour un PMOS. • Il y a quand même quelques points à considérer pour le PMOS: ○ Le courant va de la source au drain (ID < 0). ○ La source est le côté de tension supérieure. GELE5340 – Gabriel Cormier, Université de Moncton 51 Transistor PMOS -4 0 x 10 VGS = -1.0V On suppose que toutes les variables sont négatives. -0.2 VGS = -1.5V ID (A) -0.4 -0.6 -0.8 -1 -2.5 VGS = -2.0V VGS = -2.5V -2 -1.5 -1 -0.5 0 VDS (V) GELE5340 – Gabriel Cormier, Université de Moncton 52 Paramètres standards VT0 (V) (V0.5) VDSAT (V) k’ (A/V2) (V-1) NMOS 0.43 0.4 0.63 115×10-6 0.06 PMOS -0.4 -0.4 -1.0 -30×10-6 -0.1 Paramètres standards d’un processus CMOS 0.25μm, pour un transistor de dimensions minimales (L = 0.25μm). GELE5340 – Gabriel Cormier, Université de Moncton 53 Conduction sous-seuil • On a supposé jusqu’à présent que le courant du transistor était nul si VGS < VT. • Cependant, le courant ne diminue pas abruptement à 0 si VGS < VT. Le courant diminue plutôt de façon exponentielle. • Ce courant de fuite est indésirable dans les circuits numériques, puisque ça diffère du modèle d’interrupteur idéal. GELE5340 – Gabriel Cormier, Université de Moncton 54 Le transistor comme interrupteur • On a mentionné auparavant que le modèle le plus simple du transistor était celui d’un interrupteur. • Bien que le modèle unifié soit simple, son comportement non linéaire le rend inapte à utiliser pour des analyses de circuits complexes. • On doit donc utiliser un modèle encore plus simple, celui de l’interrupteur, qui est linéaire et simple. GELE5340 – Gabriel Cormier, Université de Moncton 55 Le transistor comme interrupteur • On représente le transistor comme un interrupteur ayant une résistance infinie lorsqu’il est « off » et une résistance finie Ron lorsqu’il est « on ». VGS VT Ron S GELE5340 – Gabriel Cormier, Université de Moncton D 56 Le transistor comme interrupteur • Comment calculer la résistance Ron? ○ ○ ○ La résistance du transistor varie en fonction du temps, est non linéaire, et dépend du point d’opération du transistor. Pour une analyse simple, il faut une résistance linéaire et invariante. On va donc faire une moyenne entre la résistance à pleine tension (VDD) et le point moyen de transition (VDD/2). GELE5340 – Gabriel Cormier, Université de Moncton 57 Résistance équivalente ID V GS = VDD Rmid R0 V DS VDD/2 VDD 1 3 VDD 7 Req R0 Rmid 1 VDD 2 4 I DSAT 9 GELE5340 – Gabriel Cormier, Université de Moncton 58 Résistance équivalente 7 x 10 5 6 5 Req ( ) 4 3 2 1 0 0.5 1 V 1.5 (V) 2 2.5 DD On voit ici comment la résistance équivalente varie en fonction de l’alimentation. Si VDD >> VT + VDSAT/2, la résistance ne varie presque pas. Cependant, lorsque VDD se rapproche de VT, la résistance augmente de façon significative. GELE5340 – Gabriel Cormier, Université de Moncton 59 Résistances équivalentes VDD (V) 1 1.5 2 2.5 NMOS (k) 35 19 15 13 PMOS (k) 115 55 38 31 Résistances équivalentes pour différents VDD, pour un dispositif de 0.25μm. Si le transistor est plus gros, alors: R R0 W /L GELE5340 – Gabriel Cormier, Université de Moncton R0 = résistance pour W/L = 1 60 Courant dans un MOSFET • Facteurs qui affectent le courant dans un MOSFET: ○ ○ ○ ○ ○ ○ Longueur du canal Largeur du canal Tension seuil Épaisseur de l’oxyde de grille Constante diélectrique de l’isolant Mobilité des porteurs GELE5340 – Gabriel Cormier, Université de Moncton 61 Comportement dynamique des MOSFET Comportement dynamique • Le comportement dynamique du MOSFET est fonction du temps nécessaire pour charger et décharger les capacitances parasites intrinsèques et les capacitances de la ligne qui connecte les différents éléments. • La plupart des capacitances sont non linéaires, et varient selon la polarisation. • Il est donc essentiel de bien comprendre la source de ces capacitances et leur effet sur le comportement du transistor. GELE5340 – Gabriel Cormier, Université de Moncton 63 Capacitances d’un MOSFET G S D CGS n+ CDS CGB n+ CDB CSB Substrat p B Transistor NMOS, vue de coupe GELE5340 – Gabriel Cormier, Université de Moncton 64 Modèle des capacitances G CGS CGD S D CGB CSB CDB B Modèle des capacitances d’un NMOS. GELE5340 – Gabriel Cormier, Université de Moncton 65 Capacitance de la grille Grille en polysilicone Il existe deux capacitances dues à la structure physique de la grille. Ces capacitances existent à cause du recouvrement du drain et de la source avec la grille. Source Drain xd n+ xd Ld W n+ Recouvrement grille - substrat Vue de dessus CGSO CGDO Cox xdW CoW Oxyde de grille tox n+ CSB L n+ Vue de coupe GELE5340 – Gabriel Cormier, Université de Moncton 66 Capacitance de la grille • L’élément parasite le plus important est la capacitance de la grille au canal. • Il y a trois composantes principales: ○ ○ ○ Grille-à-source (CGCS) Grille-à-drain (CGCD) Grille-à-substrat (CGCB) • Ces composantes varient selon la tension d’opération et la zone d’opération du MOSFET. GELE5340 – Gabriel Cormier, Université de Moncton 67 Capacitances de la grille G G CGC CGC D S S Blocage Zone d’opération G CGC D S D Résistive Saturation CGCB CGCS CGCD CGC (total) Blocage CoxWL 0 0 CoxWL Triode 0 CoxWL/2 CoxWL/2 CoxWL Saturation 0 (2/3)CoxWL 0 (2/3)CoxWL Régions importantes en design digital: saturation et blocage GELE5340 – Gabriel Cormier, Université de Moncton 68 Capacitance de la grille WLCox WLCox CGC CGCS = CGCD CGCB WLCox CGC WLCox 3 2 2 VT VGS Capacitance en fonction de VGS (avec VDS = 0) 2WLCox CGCS CGCD 0 VDS/(VGS – VT) 1 Capacitance en fonction de la saturation Variation de la capacitance de la grille en fonction de la tension. GELE5340 – Gabriel Cormier, Université de Moncton 69 Capacitance de jonction • Une autre source de capacitance parasite est la jonction pn créée par la zone n de la source (et du drain) avec le substrat p. • Ce sont des capacitances parasites non linéaires, dont le comportement ressemble à celui de la capacitance parasite de la diode. • On appelle aussi cette capacitance une capacitance de diffusion. GELE5340 – Gabriel Cormier, Université de Moncton 70 Capacitance de jonction n+ Jonction pn Substrat p Lorsque la source et le drain sont créés, une jonction pn est créée à l’interface avec le substrat. La source et le drain sont de type n, et le substrat est de type p. Une capacitance existe alors à l’interface source (drain) – substrat. Cette capacitance existera pour les 4 côtés de la source (du drain) et pour le dessous. GELE5340 – Gabriel Cormier, Université de Moncton 71 Capacitance de jonction Side wall Source ND W Bottom Profondeur x j de la source Side wall Canal LS Substrat Cdiff Cbottom Csw C j AIRE C jsw PÉRIMÈTRE C j LSW 2C jsw LS W GELE5340 – Gabriel Cormier, Université de Moncton 72 Capacitance de jonction 2 1.5 Cj j C (fF) Jonction abrupte m = 0.5 1 1 VD b m j Capacitance à 0V Jonction linéaire m = 0.33 0.5 0 -5 C j0 -4 -3 -2 C jsw -1 0 C jsw0 1 VD bsw m jsw 1 V D (V) Le comportement des capacitances ressemble à celui de la diode. GELE5340 – Gabriel Cormier, Université de Moncton 73 Linéarisation de la capacitance • Dans la figure précédente, on remarque que la capacitance est non linéaire. • Pour analyser des circuits numériques, qui vont commuter entre la tension d’alimentation et la mise à terre, il faut linéariser cette capacitance. • On remplace donc la capacitance non linéaire qui dépend de la tension par une capacitance linéaire équivalente. GELE5340 – Gabriel Cormier, Université de Moncton 74 Linéarisation de la capacitance Remplacer la capacitance non linéaire par une capacitance linéaire large-signal équivalente qui déplace une charge équivalente sur la variation de tension sous étude Ceq Q j VD Q j Vhigh Q j Vlow Vhigh Vlow K eq C j 0 où 0m 1 m 1 m K eq 0 Vhigh 0 Vlow Vhigh Vlow 1 m GELE5340 – Gabriel Cormier, Université de Moncton 75 Linéarisation de la capacitance Transition bas-à-haut Transition haut-à-bas Moyenne Keq Keqsw Keq Keqsw Keq Keqsw NMOS 0.79 0.81 0.57 0.61 0.68 0.71 PMOS 0.59 0.70 0.79 0.86 0.69 0.77 Valeurs de Keq pour le processus générique 0.25μm, pour une alimentation de 2.5V, et une transition rail-à-rail (0V à 2.5V). GELE5340 – Gabriel Cormier, Université de Moncton 76 Linéarisation de la capacitance • Si on veux calculer la capacitance du FET pendant une transition, l’équation de Cdiff est modifiée à: Cdiff K eq Cbottom K eqswCsw K eq C j 0WLS 2 K eqswC jsw0 W Ls GELE5340 – Gabriel Cormier, Université de Moncton 77 Capacitances Cox (fF/m2) Co (fF/m) Cj0 (fF/m2) mj 0 (V) Cjsw0 (fF/m) mjsw 0sw (V) NMOS 6 0.31 2 0.5 0.9 0.28 0.44 0.9 PMOS 6 0.27 1.9 0.48 0.9 0.22 0.32 0.9 Capacitances typiques d’un processus CMOS 0.25μm GELE5340 – Gabriel Cormier, Université de Moncton 78 Capacitances • Avec toutes les capacitances calculées, on peut maintenant créer le modèle du MOSFET. D ○ ○ ○ ○ ○ ○ CGS = CGCS + CGSO CGD = CGCD + CGDO CGB = CGCB CG = CGS + CGD + CGB CSB = CSdiff CDB = CDdiff CGD CDB CGB G GELE5340 – Gabriel Cormier, Université de Moncton B CGS S CSB 79 Capacitances: résumé • Pour résumer le calcul des capacitances: ○ ○ Les capacitances de grille varient seulement par rapport à la zone d’opération du FET (VGS). Les capacitances de jonction (source et drain) dépendent du point d’opération (VDS). Ce sont des capacitances qui dépendent de la structure physique du FET. Si on les calcul à un point d’opération spécifique, on utilise les équations de la diapo #73. Si on les calcul pour une variation de tension, on utilise le facteur d’équivalence Keq. GELE5340 – Gabriel Cormier, Université de Moncton 80 Résistances parasites • La performance d’un circuit CMOS est aussi affecté par un autre élément parasite: la résistance en série du drain et de la source. • L’effet de ces résistances est plus prononcé pour des circuits de petites dimensions. • L’effet de ces résistances est de réduire le courant du MOSFET. • Pour réduire l’effet de ces résistances, une option populaire est de recouvrir le drain et la source par une épaisseur de matériau de faible résistivité, comme le tungstène ou le titane. On appelle ce processus la silicidation. GELE5340 – Gabriel Cormier, Université de Moncton 81 Résistances parasites Grille en polysilicone Contact au LD G drain D S RS W VGS,eff RD RS ,D LS ,D R RC W GELE5340 – Gabriel Cormier, Université de Moncton Drain 82 Effets secondaires • Effet tunnel Fowler-Nordheim: si l’oxyde de grille est très mince, un courant peut circuler de la grille à la source. • Variation de la tension seuil. • Ionisation d’impact: les champs électriques élevés peuvent causer certains électrons à se piéger dans l’oxyde de grille, ce qui réduit les performances. GELE5340 – Gabriel Cormier, Université de Moncton 83 Déclenchement parasite (latch-up) Le déclenchement parasite est causé par des transistors bipolaires parasites internes. Ces dispositifs forment un thyristor qui crée un court-circuit entre VDD et VSS, détruisant ainsi le circuit. VDD VDD Rnwell p+ n+ n+ p+ puit n p+ n+ Rnwell Rpsub Rpsub Substrat p a) Origine du déclenchement parasite GELE5340 – Gabriel Cormier, Université de Moncton b) Circuit équivalent 84 Déclenchement parasite • Pour réduire la probabilité de déclenchement parasite, les résistances Rnwell et Rpsub devraient être petites. • Les contacts au substrat devraient être nombreux (pour court-circuiter les résistances). • Dans les dernières années, les nouvelles techniques de design et fabrication ont presque éliminé le déclenchement parasite. GELE5340 – Gabriel Cormier, Université de Moncton 85 Spice • Spice est un langage de programmation spécialement conçu pour des circuits intégrés. ○ SPICE: Simulation Program with Integrated Circuit Emphasis ○ Il existe plusieurs versions, comme PSpice, HSpice, mais elles sont tous fondamentalement les mêmes. • Spice est composé de modèles, qui modélisent le comportement de composantes physiques (MOSFET, diode,etc). • Les modèles ont différents niveaux, selon leur complexité. Le modèle le plus simple d’une composante est le niveau 1. Le modèle BSIM d’un MOSFET peut être de niveau 49. GELE5340 – Gabriel Cormier, Université de Moncton 86 Spice Pour représenter un MOSFET dans Spice, on utilise la forme suivante: Mname ND NG NS NB model_name L=length W=width <AS,PS,AD,PD> Où Mname = nom du FET ND, NG, NS, NB = numéro du nœud du drain, grille, source, et substrat model_name = nom du modèle utilisé pour le FET (fichier .model) AS, PS, AD, PD = aire et périmètre de la source et du drain. Pour simuler, il faut inclure le modèle du FET, qui est dans un fichier model: on inclut la ligne .model <listing> dans le fichier de simulation. GELE5340 – Gabriel Cormier, Université de Moncton 87 Spice: exemple L = 0.25μm 3μm 3μm 10 20 5μm 30 Listing Spice: MonFET 10 20 30 0 nFET L=0.25u W=5u <15p,16u,15p,16u> Choisis aléatoirement; typiquement, le substrat est le nœud 0 ou un chiffre élevé, comme 99. GELE5340 – Gabriel Cormier, Université de Moncton 88 Conclusion • On a vu comment le MOSFET fonctionne, avec les 3 zones d’opération. • Les points clés de ce chapitre: ○ Connaître le fonctionnement du MOSFET ○ ○ Calcul du courant Effet du substrat sur la tension seuil Savoir calculer les capacitances parasites Savoir calculer les résistances parasites GELE5340 – Gabriel Cormier, Université de Moncton 89