au niveau architecture:
reconfigurabilité, calcul parallèle …
au niveau circuit:
power gating, fonction stand-by
dynamic voltage and frequency scaling
near-threshold region …
au niveau composant & technologie:
diminuer la tension d’alimentation (et seuil), ex. TFET, IMOS
technologie performante (Ion/Ioff, faible fuite), ex. FDSOI, multi-
grille, contrainte
intégration 3D parallèle ou monolithique (réduction des interconnexions)
technologie émergente … nouveau composant / interrupteur
nouveaux paradigmes: autre variable d’état, quitter Von Neumann…
Les voies pour minimiser la consommation des
systèmes intégrés
mono-électronique
avec une technologie métallique dans le back end d’un procédé CMOS
3
Journées Nationales Nanosciences et Nanotechnologies – 7 au 9 novembre 2012