SEDIMOS SINGLE ELECTRON DEVICE INTEGRATION ON CMOS

SEDIMOS
SINGLE ELECTRON DEVICE INTEGRATION
ON CMOS TECHNOLOGY
INTÉGRATION DE COMPOSANTS MONO-ÉLECTRONIQUES
DANS UNE TECHNOLOGIE CMOS
F. Calmon, INL, INSA Lyon
D. Drouin, 3IT, Univ. de Sherbrooke
Journées Nationales Nanosciences et
Nanotechnologies 2012
1

Augmentation de la
complexité des systèmes
intégrés (fonctions A/N/RF,
mémoires, capteurs,
communications …)
Augmentation de la densité
(nombre de composants,
des interconnexions)
“… the carbon footprint of only the internet is higher than that of the
worldwide air traffic ...”
Reiner Hartenstein, ISCAS 2011 (“Aiming at the Natural Equilibrium of Planet Earth Requires to Reinvent Computing”)
“ … total electricity use by data centers in 2010 of about 1.3% of all
electricity use for the world, and 2% of all electricity use for the US …”
Jonathan G. Koomey (“Growth in data center electricity use 2005 to 2010”, August 1, 2011)
La densité de puissance limite l’intégration
… mais aussi un impact environnemental …
2
Journées Nationales Nanosciences et Nanotechnologies – 7 au 9 novembre 2012

au niveau architecture:
reconfigurabilité, calcul parallèle …
au niveau circuit:
power gating, fonction stand-by
dynamic voltage and frequency scaling
near-threshold region …
au niveau composant & technologie:
diminuer la tension d’alimentation (et seuil), ex. TFET, IMOS
technologie performante (Ion/Ioff, faible fuite), ex. FDSOI, multi-
grille, contrainte
intégration 3D parallèle ou monolithique (réduction des interconnexions)
technologie émergente … nouveau composant / interrupteur
nouveaux paradigmes: autre variable d’état, quitter Von Neumann…
Les voies pour minimiser la consommation des
systèmes intégrés
mono-électronique
avec une technologie métallique dans le back end d’un procédé CMOS
3
Journées Nationales Nanosciences et Nanotechnologies – 7 au 9 novembre 2012

Journées Nationales Nanosciences et Nanotechnologies – 7 au 9 novembre 2012
Plan de la présentation
•Contexte du projet
•Objectifs du projet SEDIMOS et consortium
•Organisation du projet
•Résultats marquants (par tâche)
•Bilan – indicateur et poursuite
4

packaging
simulation
modélisation
caractérisation
SEDIMOS project : SINGLE ELECTRON DEVICE INTEGRATION ON CMOS TECHNOLOGY
Projet ANR
blanc international (Canada)
N° projet : bl-inter09_483924 / ANR-09-BLAN-0411-01
Mars 2010 – Fév. 2013
[C. Dubuc et al., MRS fall meeting, Boston (2006)]
[C. Dubuc et al., APL 90, 113104 (2007)]
[A. Beaumont et al., IEEE Elec. Dev. Lett. 30, 766-768 (2009)]
technologie
5
Journées Nationales Nanosciences et Nanotechnologies – 7 au 9 novembre 2012