Page 41 *Exploitation de la simulation du circuit CPL-MS : Les circuits utilisés sont les suivant : 4 inverseurs ( 74LS04 ) 1 adder ( 74LS283 ) 1 multiplexeur ( 74LS157 ) Les temps de propagations donnés par le constructeur sont les suivants : - Pour l’inverseur : TPLH = 9 ns TPHL = 10 ns - Pour l’adder : TPLH = 15 ns TPHL = 15 ns - Pour le multiplexeur : TPLH = 9 ns TPHL = 9 ns Après simulation, on obtient les résultats suivants : La sortie OUT(7 : 0) est en retard par rapport à l’entrée A(7 : 0) avec les temps suivants : TPHL = 34 ns TPLH = 33 ns Justification : TPHL = TPHL du 74LS04 + TPHL du 74LS157 + TPHL du 74LS283 = 10 ns + 9 ns + 15 ns = 34 ns TPLH = TPLH du 74LS04 + TPLH du 74LS157 + TPLH du 74LS283 = 9 ns + 9 ns + 15 ns = 33 ns On obtient également les résultats suivants : TPLH = 9 ns TPHL = 9 ns Page 42 Ces deux retards correspondent aux nombres positifs qui sont appliqués à l’entrée A(7 : 0). Etant positifs ces nombres ne passent pas dans la première partie du circuit, mais seulement dans le multiplexeur. On a donc en sortie uniquement les retards du multiplexeur pris en compte. C’est pour cela que les retards correspondent exactement à ceux du multiplexeur. On peut donc conclure que les temps de retard correspondent à ceux fournis par le constructeur.