Le bus PCI3.0 - MVD Training
publicité
Descriptif de Formation - Ref:002596A - 25/05/2017 Le bus PCI3.0 3 jours OBJECTIFS FORMATIONS CONNEXES La formation a été conçue à partir de la spécification PCI 3.0 Le bus PCI EXPRESS Comprendre le protocole de transfert à partir de traces Langage C pour les applications temps-réel et embarquées réalisées avec un analyseur Teledyne Lecroy Un logiciel a été développé pour montrer comment accéder à PARTENAIRES l'espace de configuration Description du programme d’initialisation d’un système PCI: la répartition des demandes d'interruption, l'allocation de la mémoire Optimisation des performances: sélection d'une valeur LT optimisée, priorité du master Le cours met l'accent sur les opérations d’une passerelle, PRÉREQUIS spécialement les mécanismes de fenêtrage Cette formation est adaptée aux électroniciens et informaticiens confrontés aux problèmes de la mise en œuvre du bus PCI Décodage d’adresse dans les espaces IO, MEM and CFG CHAPITRES Fins de transfert initiées par le Master et la Target Contrôle de la parité INTRODUCTION Gestion de ressources partagées Genèse du bus PCI Analyse de bus, avantages d’un analyseur de bus Caractéristiques du bus PCI INTERRUPTIONS ET RESET Types de devices PCI Interruptions PCI Présentation de la Technologie PCI Cycle d’acquittement d’interruption Architecture d’un PC Partage des interruptions ARCHITECTURE D’UN DEVICE PCI MSI : Message Signaled Interrupts Bufferisation des informations Reset Gestion des buffers SPECIFICATION ELECTRIQUE Mémoires “Prefetchable vs non-prefetchable” Onde réfléchie / onde incidente Règles de synchronization : modèle Producteur / Consommateur Spécification Statique Limites du bus PCI Spécification Dynamique : 33 MHz and 66 MHz PROTOCOLE DE TRANSFERT Transfert de base Horloge, Decouplage “ Compliance checklists “ Brochage, type de signaux L’ESPACE DE CONFIGURATION Arbitrage Mapping de l’espace de configuration Protocole de transfert de données Allocations des espaces mémoires et IO PCI MVD Training - 106 avenue des guis - 31830 Plaisance du Touch - France Tel : +33 (0) 5 62 13 52 32 - Fax : +33 (0) 5 61 06 72 60 - www.mvd-training.com SIRET : 510 766 066 00029 - Identifiant TVA : FR 74510766066 - NAF : 8559A Déclaration d’activité enregistrée sous le n° 73 3105366 31 auprès du Préfet de région de Midi-Pyrénées 1 Descriptif de Formation - Ref:002596A - 25/05/2017 COHERENCE DE CACHE Liste de capabilités Cycles de configuration, routage du signal IDSEL Introduction à la mémoire cache et au snooping Cycles de configurations Local vs distant RAM cachable accessible par le CPU host via le bus PCI Génération d’un cycle de configuration PASSERELLES PCI-TO-PCI TRANSPARENTES Numérotation des bus Master PCI accédant à la mémoire du CPU host Processeur PCI accédant à la mémoire du CPU host SPECIFICATIONS INDUSTRIELLES BASEES SUR DU PCI Bus Passif PICMG Décodage d’adresse, règles de propagation des transferts Carte mézzanine CMC/PMC Cycles de configuration Distants Introduction au CompactPCI Gestion des erreurs Introduction au PC104+, PC.MIP NOTES Des supports de cours papiers seront fournis à chaque participant pendant la formation. CONTACT Tel : 05 62 13 52 32 Fax : 05 61 06 72 60 [email protected] MVD Training - 106 avenue des guis - 31830 Plaisance du Touch - France Tel : +33 (0) 5 62 13 52 32 - Fax : +33 (0) 5 61 06 72 60 - www.mvd-training.com SIRET : 510 766 066 00029 - Identifiant TVA : FR 74510766066 - NAF : 8559A Déclaration d’activité enregistrée sous le n° 73 3105366 31 auprès du Préfet de région de Midi-Pyrénées 2
