Le bus PCI3.0 - MVD Training

Descriptif de Formation - Ref:002596A - 25/05/2017
MVD Training - 106 avenue des guis - 31830 Plaisance du Touch - France
Tel : [phone] - Fax : [phone] - www.mvd-training.com
SIRET : 510 766 066 00029 - Identifiant TVA : FR 74510766066 - NAF : 8559A
Déclaration d’activité enregistrée sous le n° 73 3105366 31 auprès du Préfet de région de Midi-Pyrénées
1
Le bus PCI3.0
3 jours
OBJECTIFS
La formation a été conçue à partir de la spécification PCI 3.0
Comprendre le protocole de transfert à partir de traces
réalisées avec un analyseur Teledyne Lecroy
Un logiciel a été développé pour montrer comment accéder à
l'espace de configuration
Description du programme d’initialisation d’un système PCI: la
répartition des demandes d'interruption, l'allocation de la
mémoire
Optimisation des performances: sélection d'une valeur LT
optimisée, priorité du master
Le cours met l'accent sur les opérations d’une passerelle,
spécialement les mécanismes de fenêtrage
FORMATIONS CONNEXES
Le bus PCI EXPRESS
Langage C pour les applications temps-réel et embarquées
PARTENAIRES
PRÉREQUIS
Cette formation est adaptée aux électroniciens et
informaticiens confrontés aux problèmes de la mise en œuvre
du bus PCI
CHAPITRES
INTRODUCTION
Genèse du bus PCI
Caractéristiques du bus PCI
Types de devices PCI
Présentation de la Technologie PCI
Architecture d’un PC
ARCHITECTURE D’UN DEVICE PCI
Bufferisation des informations
Gestion des buffers
Mémoires “Prefetchable vs non-prefetchable”
Règles de synchronization : modèle Producteur / Consommateur
Limites du bus PCI
PROTOCOLE DE TRANSFERT
Transfert de base
Brochage, type de signaux
Arbitrage
Protocole de transfert de données
Décodage d’adresse dans les espaces IO, MEM and CFG
Fins de transfert initiées par le Master et la Target
Contrôle de la parité
Gestion de ressources partagées
Analyse de bus, avantages d’un analyseur de bus
INTERRUPTIONS ET RESET
Interruptions PCI
Cycle d’acquittement d’interruption
Partage des interruptions
MSI : Message Signaled Interrupts
Reset
SPECIFICATION ELECTRIQUE
Onde réfléchie / onde incidente
Spécification Statique
Spécification Dynamique : 33 MHz and 66 MHz
Horloge, Decouplage
“ Compliance checklists “
L’ESPACE DE CONFIGURATION
Mapping de l’espace de configuration
Allocations des espaces mémoires et IO PCI

Descriptif de Formation - Ref:002596A - 25/05/2017
MVD Training - 106 avenue des guis - 31830 Plaisance du Touch - France
Tel : [phone] - Fax : [phone] - www.mvd-training.com
SIRET : 510 766 066 00029 - Identifiant TVA : FR 74510766066 - NAF : 8559A
Déclaration d’activité enregistrée sous le n° 73 3105366 31 auprès du Préfet de région de Midi-Pyrénées
2
Liste de capabilités
Cycles de configuration, routage du signal IDSEL
Cycles de configurations Local vs distant
Génération d’un cycle de configuration
PASSERELLES PCI-TO-PCI TRANSPARENTES
Numérotation des bus
Décodage d’adresse, règles de propagation des transferts
Cycles de configuration Distants
Gestion des erreurs
COHERENCE DE CACHE
Introduction à la mémoire cache et au snooping
RAM cachable accessible par le CPU host via le bus PCI
Master PCI accédant à la mémoire du CPU host
Processeur PCI accédant à la mémoire du CPU host
SPECIFICATIONS INDUSTRIELLES BASEES SUR DU PCI
Bus Passif PICMG
Carte mézzanine CMC/PMC
Introduction au CompactPCI
Introduction au PC104+, PC.MIP
NOTES
Des supports de cours papiers seront fournis à chaque participant pendant la formation.
CONTACT
Tel : [phone]
Fax : [phone]
[email protected]