Contributions aux circuits de « gate-driver » dédiés aux

SYMPOSIUM DE GENIE ELECTRIQUE (SGE 2016) : EF-EPF-MGE 2016, 7-9 JUIN 2016, GRENOBLE, FRANCE
Contributions aux circuits de « gate-driver » dédiés aux
transistors de puissance à forte vitesse de commutation
dans un environnement haute temperature
NGUYEN Van-Sang1, 2, LE Thanh-Long1, 2, Farshid SARRAFIN1, 5, TO Ngoc-Duc1, 2, Davy COLIN1,2, Nicolas
ROUGER1, 2, Pierre LEFRANC1, 2, Bruno ALLARD5, Yves LEMBEYE1, 2, Jean-Daniel ARNOULD3, 4 and JeanChristophe CREBIER1, 2
1
Univ. Grenoble Alpes, G2ELab, F-38000 Grenoble, France
2
CNRS, G2ELab, F-38000 Grenoble, France
3
Univ. Grenoble Alpes, IMEP - LAHC, F-38000 Grenoble, France
4
CNRS, IMEP - LAHC, F-38000 Grenoble, France
5
INSA Lyon, AMPERE, F-69000 Lyon, France
RESUME – Cet article présente et analyse le développement
et la caractérisation de circuits intégrés dédiés pour la génération
de l’alimentation isolée et le transfert du signal de commande
vers le transistor de puissance « high side » dans un bras
d’onduleur. La conception prend en compte les contraintes
imposées par les transistors de puissance grand gap, en termes de
température, de différences de temps de propagation et de forts
dv/dt pour offrir une solution générique. La mise en œuvre de
« gate-driver » en technologie CMOS Silicium devient un réel
challenge. Ici, les solutions sont présentées et les différences de
délais, l'intégrité du signal (durée du rapport cyclique et
localisation en temps) des prototypes sont caractérisées par
rapport à la température et l’immunité au dv/dt.
13 ont été conçus pour une forte immunité aux dv/dt et pour
une consommation d'énergie optimale sur une large plage de
température de fonctionnement.
2.1. Level shifter haute tension
Fig. 1 et Fig. 2 présentent le schéma du dispositif avec les
CSU (Control Signal Unit) et une photo au microscope du
« level-shifter pulsé » haute tension (100 et 200V) à
compensation de dérive turn-ON turn-OFF dans la technologie
SOI XT018.
Mots-clés—Gate Driver, GaN, Circuit de Commande, Level
Shifter, Driver Coreless, Driver Optique
1. INTRODUCTION
La mise en œuvre des transistors de puissance très rapides
comme les transistors grand gap est très contraignante [1], [2].
La fréquence de commutation très élevée tout comme les fronts
de commutation exigent une très grande précision temporelle
du signal de commande. Les forts dv/dt introduisent des
contraintes extrêmes sur les transferts de signal du « low side »
vers le « high side »et sur l’alimentation flottante du circuit de
pilotage du transistor « high side ». Enfin, le fonctionnement au
plus proche des composants de puissance, à haute température,
présente une consommation plus importante et une plus grande
dispersion temporelle des signaux. Pour optimiser les
performances de convertisseurs de puissance à base de
composants grands gaps, plusieurs solutions de circuits de
commande dédiés sont présentées. Le travail est axé sur des
solutions innovantes de transfert du signal de commande dans
un environnement sévère de fonctionnement.
2. RESULTATS PRATIQUES DES 3 TECHNIQUES
Trois approches intégrées sur puce en silicium sont
candidates pour transférer le signal de commande de la grille
du transistor « high side » dans un environnement sévère : un
« level-shifter » basé sur un couple de sources de courant
pulsées, un coupleur magnétique HF avec un transformateur
intégré sans noyau magnétique et une solution optique dérivée
de l’opto-coupleur. Les trois solutions ont été étudiées et
prototypées en vue d’une application haute température en
utilisant la technologie SOI XT018 qualifiée à 175°C de
XFAB. Nos prototypes, représentés sur les Fig. 2, Fig. 6 et Fig.
Fig. 1. Schéma du « level-shifter »
haute tension avec CSUs
Fig. 2. Photo microscope du
« level-shifter » pulsé à 100V
Fig. 3. Retard au front montant à la
température de 175°C
Fig. 4. Retard au front descendant à
la température de 175°C
La caractérisation thermique des delais de propagation du
« level-shifter » 100V pulsé est présenté sur les Fig. 3 et Fig. 4.
Elle montre que la température de fonctionnement peut aller
jusqu’à 175 ° C. L'immunité au dv/dt a été confirmée jusqu'à
50V/ns (voir papier final). Les retards montant et descendant
sont autour de 22ns avec une dispersion inférieure à 1nsec pour
un même circuit. On a testé 2 voies différentes de « levelshifter » avec des niveaux différents de tension référence, à
175°C, la différence de retard entre deux voies est de 2ns. Les
perspectives de cette approche en hautes tension sont limitées
en température pour des raisons physiques.
2.2. Gate driver avec un transformateur sans noyeau
Dans cette solution, l’isolation du signal de commande est
réalisée par un transformateur sans noyau [5], intégré sur
silicium avec un modulateur et un démodulateur à 330MHz,
conçu pour un fonctionnement à haute fréquence, haute
température mais qui introduit une vulnérabilité significative au
dv/dt en raison de la grande surface du coupleur nécessaire
pour limiter la fréquence de transfert optimale. Fig. 5 et Fig. 6
présentent le schéma et l’image au microscope de la puce avec
le transformateur sans noyau.
Fig. 5. Schéma du driver intégré avec
un transformateur sans noyau
Fig. 6. Image au microscope
optique des fonctions de transfert
Fig 7. Capacité parasite entre primaire
et secondaire du transformateur sans
noyau
Fig 8. Test de la barrière d’isolation
du transformateur sans noyau
Fig. 7 présente une capacité parasite au niveau du coupleur
de 1.85pF à 1MHz entre le primaire et secondaire du
transformateur sans noyau. En raison de la mise en œuvre
expérimentale, la tension de claquage est testée jusqu'à 3000V
et aucun claquage n’a été observé comme le montre la Figure
8.
La caractérisation des délais de propagation du level shifter
magnétique est présentée sur Fig. 9 et Fig. 10 à la température
de 175°C. Les retards montant et descendant sont 20nsec et
18ns, respectivement.
Notre approche est basée sur la transmission du signal et de
la puissance de grille par voie optique via un système optique.
Le système (Fig. 12), intégralement intégré sur puce CMOS, se
compose d’une structure multi-cellules PV, d’un convertisseur
DC/DC pour l’alimentation; d’un récepteur optique à une
cellule, d’un circuit de traitement du signal et d’une
amplification en courant pour piloter la grille d’un transistor de
puissance de type GaN EPC. Fig. 13 montre qu’on peut générer
3 mW électrique à partir de 62 mW optique.
Les tests de la cellule PV ont été effectués jusqu’à 225 °C
et seront présentés dans l’article final. Fig. 14 montre le bon
fonctionnement du transfert du signal par voie optique et du
buffer associé sur une charge de 1nF à 1 MHz avec une
alimentation externe de 4,3 V.
Fig. 13 Puissance électrique générée
par la cellule PV (6 diodes en série)
Fig. 14 Transfert du signal (C=1nF,
f=1MHz, Vdd= 4.3 V)
3. CONCLUSIONS
Dans cet article, nous présentons trois techniques de
transfert du signal de commande vers le « high side » dans un
bras d’onduleur par des circuits intégrés dédiés dans la
technologie XFAB XT018. Les premiers résultats ont montré
leurs bons fonctionnements. En outre, l’article final va
introduire plus de problèmes de conception liés aux contraintes
des environnements sévères. En complément, l’article final
présentera une analyse comparaison des différentes techniques
en fonction des critères applicatifs dv/dt, dispersion et délais de
propagation, température, robustesse et consommation.
4. REFERENCES
[1]
Figure 9. Retard au front montant à la
température de 175°C
Fig 10. Retard au front descendant à
la température de 175°C
2.3. Gate driver optique
La dernière technique, l'isolation optique [6], est choisie
pour son immunité exceptionnelle au dv/dt.
[2]
[3]
[4]
[5]
[6]
Fig 12. Image Microscope du driver + alimentation optique XFAB XT018
intégré pour commander la grille du transistor de puissance.
Kargarrazi, S. ; Lanni, L. ; Rusu, A. ; Zetterling, C.-M., “A monolithic
SiC drive circuit for SiC Power BJTs” International Symposium on
Power Semiconductor Devices & IC's (ISPSD), 2015 IEEE 27th, p285 –
p288,10-14 May 2015.
Badawi, N.; Knieling, P.; Dieckerhoff, S., “High-speed gate driver
design for testing and characterizing WBG power transistors” 2012 15th
International Power Electronics and Motion Control Conference
(EPE/PEMC), Pages: LS6d.4-1 - LS6d.4-6, 2012.
To, D.-N.; Rouger, N.; Lembeye, Y.; Arnould, J.-D.; Corrao, N.,
“Modeling and characterization of 0.35 μm CMOS coreless transformer
for gate drivers” International Symposium on Power Semiconductor
Devices & IC's (ISPSD), 2014 IEEE 26th, p330 – p333,15-19 June 2014.
Yunwu Zhang; Jing Zhu; Weifeng Sun; Yangyang Lu; Lihui Gu; Sen
Zhang; Wei Su, “A capacitive-loaded level shift circuit for improving
the noise immunity of high voltage gate drive IC” IEEE 27th
International Symposium on Power Semiconductor Devices & IC's
(ISPSD), p173 – p176, 2015
To, D-N. ; Rouger, N.; Arnould, J-D.; Corrao, N.; Crebier, J-C.;
Lembeye, Y. “Integrated gate driver circuits with an ultra-compact
design and high level of galvanic isolation for power transistors,” IEEE
CIPS, 2014, pp.348–353.
Le, T-L; Colin, D.; Crebier, J.C.; Rouger, N., "CMOS gate driver with
integrated optical receiver for power electronics applications," in Power
Electronics and Applications (EPE'15 ECCE-Europe), 2015 17th
European Conference on , vol., no., pp.1-10, 8-10 Sept. 2015.