Télécharger en PDF

Descriptif de Formation - Ref:003772A - 18/04/2017
MVD Training - 106 avenue des guis - 31830 Plaisance du Touch - France
Tel : [phone] - Fax : [phone] - www.mvd-training.com
SIRET : 510 766 066 00029 - Identifiant TVA : FR 74510766066 - NAF : 8559A
Déclaration d’activité enregistrée sous le n° 73 3105366 31 auprès du Préfet de région de Midi-Pyrénées
1
ARM1176 - Conception système
4 jours
OBJECTIFS
Cette formation traite en détails les particularités des cœurs
ARM, aussi bien logiciel que matériel dans le but de facilité la
mise en oeuvre de cœur ARM1176.
Elle est destiné aux :
Ingénieurs logiciel qui veulent non seulement obtenir
des détails sur la façon d’écrire un logiciel pour
processeur ARM, mais qui souhaitent également
comprendre l’implémentation matériel des cœurs au
sein d’un microcontrôleur
Ingénieurs matériel qui ont besoin de comprendre
comment concevoir des systèmes basés sur ARM mais
également être capable de comprendre les bases de la
programmation logicielle sur ces plates-formes
FORMATIONS CONNEXES
ARM 7/9 - Conception système
PARTENAIRES
PRÉREQUIS
Une compréhension de base des microprocesseurs et
microcontrôleurs est utile mais non indispensable
Une compréhension de base de la logique numérique est utile
mais non indispensable
Une compréhension de base de la programmation en
assembleur ou en langage C est utile mais non indispensable
Des notions sur les cœurs ARM sont utiles mais non
indispensables
CONFIGURATIONS
Pour les formations sur site, les travaux pratiques peuvent etre
effectués sous les environnements suivants : Keil DS-5, Keil
μVision, GNU/Lauterbach simulator, or IAR Workbench
Pour les formations inter-entreprises, les travaux pratiques se
font sous Keil µVision
CHAPITRES
L'ARCHITECTURE ARM
Présentation de ARM
Modes de fonctionnement ARM
Jeux de registres
Program Status Register
Gestion d'exception, table de vecteurs
Jeux d'instructions
ARCHITECTURE ARM11
Pipeline super-scalaire
Prédiction de branchement dynamique et statique
Execution dans le désordre
Pile de retours
INTERFACES MEMOIRES
Principes des mémoires caches
Hit Under Miss et ses conséquences
Instructions spécifiques des ARM11
Mise en avant des flots de données entre mémoire principale,
cache L1 et L2
Tightly Coupled Memories
Configuration et controle via le CP15
GESTION ET PROTECTION MEMOIRE
Introduction à la pagination
Architecture de mémoire virtuelle v6
Endianness v6

Descriptif de Formation - Ref:003772A - 18/04/2017
MVD Training - 106 avenue des guis - 31830 Plaisance du Touch - France
Tel : [phone] - Fax : [phone] - www.mvd-training.com
SIRET : 510 766 066 00029 - Identifiant TVA : FR 74510766066 - NAF : 8559A
Déclaration d’activité enregistrée sous le n° 73 3105366 31 auprès du Préfet de région de Midi-Pyrénées
2
Alignement de données
Barrières mémoires
JEU D'INSTRUCTION ARMV6
Nouvelles classes d'instructions
Extension de multiplicaiton
Multiplicaiton longue
Données packed
Instruction NOP32 d'entrée en sommeil
CONTROLEUR D'INTERRUPTION VECTORISE
Controleurs d'interruption
Primecell VICs
Reduction du temps de latence via vecteur
Interface VIC
Priorité et masquage des interruptions
TRUSTZONE
Présentation de TrustZone
Transitions de sécurisé vers non-sécurisé
Registres CP15 associés
SPECIFICATION D’INTERCONNEXION AMBA 3.0
Intérêt de la spécification
Exemple typique de système basé sur l’interconnexion AMBA
Différences entre AMBA 2.0 et AMBA 3.0
AHB – ADVANCED HIGH PERFORMANCE BUS
Décodage d’adresse centralise
Address gating logic
Arbitrage de bus, parcage de bus
Transactions data simple
Transferts séquentiels
Réponse de type retry
Réponse de type split
Spécification AHB-Lite
PROTOCOLE AXI
Topologie: connexion directe, multi-maitre, multi-couche
Interconnexion PL300
Canaux AXI, protocole
Transferts non alignés
Ordre de transactions, complétion dans le désordre
Chronogrammes de lecture et écriture, rafales
APB – ADANCED PERIPHERAL BUS
Chronogramme de lecture
Chronogramme d’écriture
Interconnexion AHB vers APB
Nouvelles fonctionnalités de l’APB 3.0
DEBUG ARM11
Eléments de debug
Debug d'un coeur embarqué
Interface DBGTAP
TRACE D'UN SYSTEME ARM11
Motivation pour la trace temps réel
CoreSight ETM11
Trace ETM11
Buffer de trace embarqué
ARM1176
Diagram block
Interfaces AXI
Exemple de système à base de ARM1176
Reset et horloges
Démarrage
INTELLIGENT ENERGY MANAGER
Interfaces de gestion de consommation
NOTES
Les supports de cours seront fournis sur papier à chaque participant pendant la formation.
CONTACT
Tel : [phone]
Fax : [phone]
[email protected]