Principe des Architectures Numériques Introduction et logique combinatoire Jean-Luc Danger Objectifs du module ELEC 203 Connaître les bases des architectures des circuits nuémriques Comprendre les fonctions de base de l’électronique numérique Comprendre la logique combinatoire et synchrone Comprendre comment concevoir un circuit numérique Application à un algorithme cryptographique Etude des phénomènes physiques des circuits Initiation aux attaques par canaux cachés des architectures cryptographiques 2/13 COMELEC / SEN Jean-Luc Danger Informations utiles Site pédagogique http://sen.enst.fr/elec203 3/13 COMELEC / SEN Jean-Luc Danger Plan Principe des architectures 4/13 COMELEC / SEN Jean-Luc Danger De l’algorithme au circuit niveau application niveau architecture algorithme formalisation abstraite du calcul Traitement memoire technologies materielles et/ou logicielles Interface de communications niveau logique D Q Q’ niveau physique portes logiques transistors F IGURE : Niveaux hierarchiques 5/13 COMELEC / SEN Jean-Luc Danger Implantation d’un algorithme Règles de base au niveau architecture la technologie matérielle est indispensable la technologie logicielle offre une grande flexibilité le calcul matériel est synchrone ⇒ signal d’Horloge le calcul matériel doit être initialisé ⇒ signal de Reset 6/13 COMELEC / SEN Jean-Luc Danger Architecture d’une application numérique Traitement memoire Interface de communications Homme ou machine F IGURE : Architecture générale d’un système numérique 7/13 COMELEC / SEN Jean-Luc Danger Des mathématiques à la physique 1/2 Des contraintes physiques importantes à considérer Complexité faible de l’architecture Vitesse de calcul élevée Consommation faible Nécessité d’un Système mixte La technologie 100% matérielle délivre l’optimalité mais n’est pas flexible pour un grande flexibilité : mélange Matériel/Logiciel 8/13 COMELEC / SEN Jean-Luc Danger Des mathématiques à la physique 2/2 Autres contraintes importantes Testabilité : facilité pour vérifier l’intégrité du système Fiabilité : le bon fonctionnement doit durer le plus de temps possible Sécurité : Certaines données doivent être secrètes Compatibilité : conformité avec l’environnement 9/13 COMELEC / SEN Jean-Luc Danger Architecture de traitement application numérique matérielle memoire signaux de controle E/S Controleur donnees Partie operative HORLOGE RESET F IGURE : Architecture générale d’un traitement matériel 10/13 COMELEC / SEN Jean-Luc Danger Architecture de traitement application numérique logicielle memoire memoire data programme instructions donnees signaux de controle E/S Controleur Partie operative processeur accelerateur materiel HORLOGE RESET F IGURE : Architecture générale d’un traitement logiciel 11/13 COMELEC / SEN Jean-Luc Danger Filières technologiques logiciel Materiel Circuits personnalises Circuits sur etagere FPGAs ASICs programmes microprocesseur memoire circuit d’interface generation d’horloge alimentation ... ... F IGURE : Vue d’ensemble des filières 12/13 COMELEC / SEN Jean-Luc Danger Choix des filières 13/13 Logiciel FPGA ASIC coût celui du CPU élevé très faible si grand volume tps dév. très faible faible élevé vitesse de calcul faible élevée très élevée consommation élevée moyenne faible COMELEC / SEN Jean-Luc Danger