bernal - Thèses INP Toulouse

Nod’ordre: 2378
THÈSE
présentée
pour obtenir le titre de
Docteur de l’Institut National Polytechnique de Toulouse
par
Olivier BERNAL
Équipe d’accueil : Groupe Systèmes Opto-électroniques - LEN7
École Doctorale : Génie Electrique, Electronique et Télécommunications
Spécialité : Conception des Circuits Micro-Electroniques et Micro-Systèmes
Titre de la thèse :
Conception de Convertisseurs Analogique-Numérique
en technologie CMOS basse tension
pour chaînes Vidéo CCD Spatiales
Soutenue le 19/10/2006 devant le jury composé de:
MM. : Alain FABRE Rapporteurs
Pascal NOUET
M. : Marc LESCURE Directeur de thèse
MM. : Jean-Yves SEYLER Examinateurs
Philippe AYZAC
Francis BONY
Thèse préparée au Laboratoire d’Électronique de l’E.N.S.E.E.I.H.T.

Conception de Convertisseurs Analogique-Numérique en
technologie CMOS basse tension pour chaînes Vidéo CCD
Spatiales
Mots clefs
– Convertisseur Analogique/Numérique (CAN)
– Technologie CMOS basse-tension
– Durcissement aux radiations
– Mémoire de courant
– Calibrage numérique
– Bruit
– Capacités commutées
– Courants commutés
– Commutateur analogique
Résumé
Dans le cadre des Instruments d’Observation de la Terre, les technologies micro-
électroniques sur lesquelles sont basés les systèmes spatiaux embarqués, ont tendance
à être de moins en moins basées sur les technologies dites durcies aux radiations au profit
de technologies CMOS sub-microniques basse-tension dédiées principalement aux circuits
numériques.
Aussi, dans un premier temps, des méthodes de durcissement aux radiations présentes
dans l’espace ont dû être analysées tant au niveau système qu’au niveau circuit et layout
pour améliorer la fiabilité des Convertisseurs Analogique-Numérique (CAN) utilisés dans
les chaînes Video CCD.
Pour atteindre les performances des futurs imageurs CCD (12 bits à 20 Méchan-
tillons/s), les CAN à architecture pipeline apparaissent comme les plus adaptés. Pour an-
ticiper l’évolution des technologies vers les très basses tensions, les méthodes de conception
en courant et en tension ont toutes deux été analysées. Dans ce cadre, l’approche origi-
nale en courant a aussi été abordée de par ses propriétés d’auto-calibrage (température,
vieillissement).
Afin de démontrer la faisabilité de CAN de haute résolution en courant, une mémoire
de courant, cellule fondamentale d’un CAN en courant, a été implémentée en technologie
CMOS 0.35µm. Le prototype de cette mémoire atteint une résolution supérieure à 13bits
à 10Méchantillons/s. Toutefois, les performances en bruit de cette mémoire de courant
(≈65dB) ne satisfont pas les critères en bruit d’un CAN 12bits. Aussi, une analyse compa-
rative en bruit entre les circuits à capacités commutées en tension et à courants commutés
a été effectuée afin de caractériser chacune des approches en bruit et de déterminer l’ap-
proche la moins pénalisante. Elle a permis de mettre en évidence un gain de 17dB environ
des structures en tension sur celles en courant. C’est pourquoi, une approche en tension
dont une méthode de conception optimisée a été développée, apparaît comme nécessaire
pour les premiers étages de haute résolution au moins.
Contrairement à l’approche en courant qui ne requiert pas de commutateurs analo-
giques performants et qui par là-même est plus adaptée au contexte spatial, l’approche en
tension nécessite des commutateurs fonctionnant sur une large plage de tension. En géné-

ii
ral, les méthodes de conception basse-tension reposent sur une architecture dite “boots-
trappée” pour améliorer leurs caractéristiques. Toutefois, non applicables directement de
par les contraintes de l’environnement spatial, une autre architecture basée sur des tran-
sistors PMOS a été proposée.
Enfin, pour pouvoir relaxer les contraintes sur la conception des circuits analogiques,
une nouvelle méthode de calibrage et de correction numérique adaptable à la fois aux CAN
en tension et en courant est proposée. Elle permet de corriger les erreurs de gain, d’offsets,
et des niveaux de référence utilisés. Elle améliore aussi la linéarité du convertisseur, sa
précision absolue, sa consommation et sa robustesse vis-à-vis des radiations. Pour le cas des
structures en courant, la méthode proposée permet de doubler la vitesse d’échantillonnage
du CAN.

iii
Design of Pipelined Analogue-to-Digital Converters (ADC)
in Low-Voltage CMOS technology for Space Systems
Keywords
– Analogue-to-Digital Converter (ADC)
– Low-Voltage CMOS technologies
– Radiation Hardening
– Current Memory Cell
– Digital Calibration
– Noise
– Switched-Capacitors
– Switched-Currents
– Analogue Switches
Abstract
Over the last few years, circuit technologies used in space embedded systems have evol-
ved from radiation-hardened technologies to more conventional CMOS/BiCMOS ones for
three main reasons : cost effectiveness, wide availability of these technologies and greater
integration. In fact, full monolithic CMOS Analogue-Front-Ends (AFEs) are required for
low-power consumption and higher-level integration purposes.
Therefore, radiation hardening methods have been firstly studied to improve the relia-
bility of both Analogue-to-Digital Converter design and layout dedicated to space CCD
processors.
Instead of flash, successive approximation or sigma-delta converters, pipelined ADCs
are employed to achieve the required performances of future CCD processors (12bits,
20MSamples/s) because both high-speed and high-resolution can be obtained simulta-
neously. Moreover, since CMOS technologies are scaling toward smaller device sizes and
lower supply voltage, both voltage and current mode approaches have been analysed.
Indeed, the current mode approach has self-calibrating characteristics (for example : tem-
perature, ageing and process) as well as low-voltage low-power architectures, which can
be useful for designing low-power ADCs in such a harsh environment.
Consequently, to verify that current pipelined ADCs can reach high-resolutions, a
current memory cell, which is the fundamental structure of such ADCs, has been designed
and implemented in 0.35µm CMOS technology. Although this current memory cell can
fulfill such high performances (14bits, 10MSamples/s), its noise characteristics are not
suitable for 12bits ADCs. Actually, noise is a key parameter which has a large influence on
both power consumption and bandwidth. A comparative noise analysis between switched-
capacitor and switched-current structures indicates that voltage mode structures are less
noisy relative to current mode ones by more than 17dB. Therefore, the voltage mode
approach is required for the first few ADC stages.
Contrary to the current mode approach which does not require any high-swing ana-
logue switches, thereby, suiting better space conditions, the voltage mode approach needs
such switches to improve their noise performances. Bootstrapped switch structures are
usually used to improve their characteristics in low-voltage designs. Since space radiations
can damage these switch architectures, another switch design based on the bootstrapped