transparents

Les Circuits Reconfigurables :
Passé, Présent, Futur ….
Lionel TORRES
LIRMM/POLYTECH, Université de Montpellier II
[email protected]
http://www.lirmm.fr
ARCHI05 – 21-25 Mars 2005

Pourquoi les architectures reconfigurables ?
• Les architectures reconfigurables
– importance des travaux du domaine
• FPGA, Systolic Ring, DART, aSoC, Garp, PipeRench, Chameleon, RAW,
KressArray, Morphosys, FPFA ...
– les FPGA sont aujourd’hui de réelles alternatives aux ASIC (capacité, prix et
performances en adéquation avec les besoins)
80% des design fonctionnent
à moins de 200MHZ
Moyenne d’utilisation
Nombre de portes (log)
année
100M
10M
1M
100k
10k
1k
1989 2000 2004
Capacité max ASIC
Capacité max FPGA
1000M
Source : Altera, SOPC World Seminar 2001
1997
1997
1999
1999
2001
2001
2003
2003
2005
2005
200 000 1 000 000
Coût de
fabrication
FPGA ASIC
S. Tredennick, The Rise of Reconfigurable Systems, ERSA 2003
Nombre de circuits
fabriqués
Source : L. Bossuet, G. Gogniat - LESTER

Pourquoi les architectures reconfigurables ?
1k
10k
100k
1M
10M
100M
1G
Less Complex More Complex
Algorithm Complexity
D
a
t
a
R
a
t
e
S
a
m
p
l
e
s
p
e
r
s
e
c
o
n
d
MPU/MCU
Single-Chip DSP
FPGA-Based
processing
ASIC
Multiple DSP Cores
or Chips

Pourquoi les architectures reconfigurables ?
1k
10k
100k
1M
10M
100M
1G
Less Complex More Complex
Algorithm Complexity
D
a
t
a
R
a
t
e
S
a
m
p
l
e
s
p
e
r
s
e
c
o
n
d
MPU/MCU
Single-Chip DSP
FPGA-Based
processing
ASIC
Multiple DSP Cores
or Chips

Sommaire
Partie 1 : Circuits reconfigurables « standards »
1- PRINCIPES et CLASSIFICATION
2- TECHNOLOGIES
3- ARCHITECTURES ET CIRCUITS
4- CONCEPTION
ARCHI05 – 21-25 Mars 2005
Partie 2 : Les architectures reconfigurables
dynamiquement
1- INTRODUCTION & CONTEXTE
2- CLASSIFICATION D’ARCHITECTURES
3- QUELQUES EXEMPLES
4- EXEMPLE DE GESTION DYNAMIQUE
5- CONCLUSIONS & PERSPECTIVES