Conception des circuits CMOS analogiques

Conception des circuits CMOS
analogiques
Conception transmetteur de
135 avenue de Rangueil – 31077 Toulouse cedex 4 – Tel : [phone] – Fax : [phone] - www.insa-toulouse.fr
Conception transmetteur de
puissance sans fil entièrement
intégré – Cours de restructuration
Alexandre Boyer
[e-mail]
www.alexandre-boyer.fr
2016-2017

Avancement 2015-2016
Sensor temperature Capteur fonctionnel. Pas d'amplification. Effet des variations process non simulé. HW OTP non réalisé.
Output Buffer Fonctionnel. Doute sur l'efficacité réelle (112 %). Respect des contraintes CEM non testés
OTA
Fonctionnel et testé dans les différentes conditions PVT. Open-
loop gain = 88 - 97 dB, fréquence transition = 1 - 2 MHz, CMRR
= 94 dB, slew rate = 0.4 V/µs.
NTC Fonctionnel mais non testé dans les différentes conditions PVT. Type de résistances de polarisation non précisées.
OTP
Fonctionnel. Effet des variations de tension d'alimentation non
testé. Variabilité trop importante des seuils de détection du
trigger de Schmitt.
Type et position de la résistance de shunt non spécifiés.
Blocs Avancement
APP de Conception CMOS analogique en 5e année ESE
OCP Référence de tension non précisée. Temps de déclenchement non testés. Effet des variations process non simulé.
Output Buffer Fonctionnel. Puissance délivrée à la charge (5 W) non atteintes. Corners non simulés. Respect des contraintes CEM non testés
OTA Fonctionnel mais non testé dans les différentes conditions PVT. Open-loop gain = 80 dB, fréquence transition = 20 MHz.
OTP
Fonctionnel mais consommation excessive de courant. Effet
des variations de tension d'alimentation non testé. Variabilité trop
importante des seuils de détection du trigger de Schmitt.
OCP
Valeur de la résistance de shunt non précisée. Référence de
tension non précisée. Temps de déclenchement non testés.
Corners non simulés.
NTC Fonctionnal. Référence de tension non précisée. Variabilité des résistances ayant un effet sur les seuils de déclenchement
Blocs Avancement

Fonctionnement simplifié du transistor MOS
V
IDSmax
VGS=3
VGS=2
VGS=1
VGSmax
Linear
VDS<VGS-VT
Saturation
VDS>VGS-VT
IDS
Linéaire
(VDS faible)
V
th
Saturé
(VDS élevé)
V
GS
Cut off
VGS<VT
IDS=0
G
S
D
B
Electrons
NMOSFET IDS
APP de Conception CMOS analogique en 5e année ESE
V
DS
V
th
V
GS
•IDS ne dépend que de VGS
•La relation entre courant IDS et tension VGS n’est pas linéaire
•Source de courant IDS contrôlée en tension VGS
Zone linéaire (VDS < VGS-VT ):
Zone Saturée (VDS > VGS-VT ):
( )
ds
2
ds
dsTgs
V1))
2
)(V
).VV((V Ids λ +×−−= K
( ) ( )
dsTGS VVVK
λ +×−= 1
2
1
Ids 2
Fonctionnement statique (modèle simplifié valable pour L long)

Fonctionnement simplifié du transistor MOS
V
ISDmax
VSG=3
VSG=2
VSG=1
VSGmax
Linear
VSD<VSG-|VT|
Saturation
VSD>VSG-|VT|
ISD
Linéaire
(VSD faible)
V
th
Saturé
(VSD élevé)
V
SG
Cut off
VSG<|VT|
ISD=0
G
D
S
B
Holes
PMOSFET ISD
APP de Conception CMOS analogique en 5e année ESE
V
SD
V
th
V
SG
•IDS ne dépend que de VGS
•La relation entre courant IDS et tension VGS n’est pas linéaire
•Source de courant IDS contrôlée en tension VGS
Zone linéaire (VSD < VSG-VT ):
Zone Saturée (VSD > VSG-VT ):
( )
sd
2
sd
sdTsg
V1))
2
)(V
).VV((V Isd λ +×−−= K
( ) ( )
sdTSG VVVK
λ +×−= 1
2
1
Isd 2
Fonctionnement statique (modèle simplifié valable pour L long)

Le modèle petit signal simplifié
G
S S
D
CGS iDS= g m.v GS
r0=1/ g m
G
S S
D
C
)(
3
2
oxgs
WLCC ≈
En Zone Saturée (VDS > VGS-VT ):
VGS
IDS
rD
gsmds
VgI =
APP de Conception CMOS analogique en 5e année ESE
)(
ThGS
GS
DS
m
VVK
V
I
g−=
∂
∂
≡
)V(V
L
W
.
TOX
εε
UO g ThGS
r
m−= 0
La transconductance va impacter le gain en
tension, en courant et en puissance
Réglage par le
concepteur