Carte Sierra - Asco Electronique
publicité
Carte SIERA Instrumentation Générique Carte Interface Dynamique SIERA • • • • • • • • • • • • • • • • • • Carte d’interface générique basée sur un cœur numérique FPGA Xilinx XC3S4000 Système multi-configurations FPGA : 12 bitstreams 16Mbits ou 6 bitstreams 32Mbits, chargement de configurations en dynamique (à chaud) 12 banques d’E/S TTL 8 bits 100 entrées différentielles RS-485 50Mbs 76 entrées différentielles RS422 30MHz 80 sorties différentielles RS-422 30MHz 8 sorties switchs analogiques 0-36V/250ns 16 sorties switchs analogiques rapides 0-5V/20ns 4 sorties vidéo 50Ω commutables avec protections 2 sorties 1 entrée TTL 50Ω (true TTL) 4 sorties analogiques différentielles rapides type ADC driver 28 entrées optocoupleurs rapides 10Mbs, haute sensibilité 0,5mA typ, déclenchement ajustable Microprocesseur softcore 32 bits Microblaze Mémoire externe SRAM 256K×16 bits, Serial Flash 1Mbits Port série RS-232, moniteur/shell intégré Testable par bus Boundary-Scan : carte compatible avec les standards IEEE 1149.1 (JTAG), chaîne JTAG configurable Fréquence max du système 100MHz Applications industrielles -40°C/+85°C Principe et Applications La carte SIERA est une carte d’interface générique permettant d’acquérir et de générer des signaux mixtes. Cette carte est notamment utilisée pour interfacer des URL (Unités Remplaçables en Ligne) avec des bancs d’essais, de test, ou d’instrumentation. La carte SIERA possède un cœur numérique basé sur un FPGA Xilinx, et peut stocker jusqu’à 12 configurations (bitstreams) différentes. Un contrôleur de configuration permet de charger en dynamique (à chaud) l’une des configurations stockées, à partir d’un bus de commande TTL externe. Interfaces Les signaux d’interface de la carte SIERA sont répartis sur des embases miniatures haute densité VHDCI 68pts, SMC, et Mictor 50Ω. La carte SIERA comporte les interfaces suivantes : 100 entrées différentielles compatibles RS-485, 50Mbps, mode commun [-7V;+12V] 76 entrées différentielles compatibles RS-422 (TIA/EIA-422-B), 30MHz 28 entrées analogiques optocoupleur rapides haute précision, tension d’entrée 0-30V, 10Mbd, déclenchement 0.5mA typ ajustable avec précision grâce à la pente abrupte de la fonction de transfert VOUT=f(IIN) au niveau de la zone de basculement 12 banques d’E/S TTL 8 bits bidirectionnelles 16 sorties switchs analogiques rapides, tension commutable 0-5V, temps de basculement 20ns, Ron 2.5Ω typ, pull-up 5V interne ajustable 8 sorties switchs analogiques, tension commutable 0-36V, temps de basculement 300ns, Ron < 30Ω, pull-up interne ajustable à potentiel de rappel externe commun, protection contre les surtensions 4 sorties analogiques différentielles rapides de type ADC driver, SR 1100V/µs, mode commun et gain ajustables, faible distorsion harmonique, temps d’établissement 20ns à 0.01%, ∆VOUT MAX 8V, IOUT MAX 95mA 4 sorties vidéo analogiques 50Ω, commutables par relais SPST HF piloté par le FPGA, bande passante 300MHz à gain unité, SR 7000V/µs, IOUT MAX 145mA, tension de sortie [-10V;+10V], limitation de tension de sortie ajustable 80 sorties différentielles compatibles RS-422 (TIA/EIA-422-B), 30MHz, VOD > 2V 1 entrée et 2 sorties TTL 50Ω, True TTL 2.4V, 30 MHz, 1 UART RS-232 Cœur Le cœur de la carte SIERA un FPGA Xilinx Spartan-3 contenant 62200 macrocells, 432K de RAM distribuée, et 1728K de Block RAM. Le FPGA intègre un softcore microprocesseur Harvard 32 bits (Microblaze) permettant notamment de gérer le hardware du circuit programmable. Le softcore est entièrement configurable et modulaire, ce qui permet de l’adapter aux différentes configurations FPGA de la carte. Architecture du FPGA Utilisation La carte SIERA est conçue mécaniquement pour être intégrée en face avant d’un châssis de type VME. Alimentations : +5V ― 2A, +12V/-12V ― 1A. Protections en courant par nanofuses Omni-Blok sur chaque voie d’alimentation (maintenance facilitée). Asco Electronique – décembre 2006 Instrumentation Générique Carte SIERA Configuration dynamique du cœur numérique La carte SIERA contient 6 mémoires Flash Proms parallèles permettant de stocker au total 192Mbits de configuration FPGA, soit 6 bitstreams de 32Mbits ou 12 bitstreams de 16Mbits. Les mémoires sont gérées par un contrôleur de configuration, qui permet de charger en dynamique (« à chaud ») l’une des configurations stockées. La sélection de la configuration désirée est effectuée via un bus de commande TTL 8 bits externe. La programmation des mémoires s’effectue via le bus JTAG, à l’aide de l’outil Impact de Xilinx ou tout autre outil de programmation compatible. Afin de minimiser les temps de programmation, les mémoires sont chaînées entre elles et chaque mémoire peut être mise en mode BYPASS. Carte montée en bac VME BLOCK DIAGRAM www.asco-elec.fr A.S. CO Electronique S.A. A.S. CO Electronique S.A. Site de Caen Siège social 274 Avenue Roger Salengro 274 Avenue Roger Salengro 92370 Chaville (France) 92370 Chaville (France) Tel : 01 41 15 85 93 Tel : 01 41 15 85 93 Fax : 01 41 15 85 93 Fax : 01 41 15 85 93 e-mail : [email protected] Votre contact / Your contact :
