Conception de CAN en CMOS pour l`environnement spatial
publicité
Lucas PERBET Séminaire MOS – MicRhAu - 10/02/2017 Lucas PERBET 2 Contexte •Conversion analogique=>numérique : grandeur physique à grandeur quantifiée •La plupart des systèmes de captation de l’environnement sont chaînés à un CAN •Systèmes d’observation de la Terre (Matrice de capteurs CCD) •L’objectif des travaux a été de passer pour l’analogique du nœud 0.35µm à 0.18µm, la technologie XFAB HV 0.18µm a été retenue. Lucas PERBET 3 Objectifs : Identifier le type de CAN le plus adapté, étude de ses blocs de base Identifier et appliquer à ces blocs des techniques de design et de durcissement innovantes Réaliser et tester électroniquement ET aux radiations les blocs créés Lucas PERBET 4 Lucas PERBET 5 B. Murmann, “ ADC Performance Survey 1997 – 2012 ” •De nombreux types de CANs existent •Le type le plus adapté à nos besoins est le pipeline Lucas PERBET 6 Exemple : CAN 12 bits, 4bits/étage •Un Sample & Hold retient la valeur d’entrée •Un sous-ADC (de type flash) réalise une première conversion •Le signal numérique obtenu est reconverti en équivalent analogique et soustrait au signal d’entrée •La différence (résidu) est ensuite amplifiée, pour revenir à « pleine échelle », puis transmise à l’étage suivant •Des registres permettent aux mots numériques de sortir synchronisés •Système rapide (on rajoute seulement du délai) Lucas PERBET 7 Structure d’un étage typique 1,5 bits •Structure à capacités commutées •Conversion A/N via les comparateurs •La donnée numérique résultante pilotera le multiplexeur, afin de donner une valeur de référence •L’amplificateur (d’un rapport (Cf+Cs)/Cf) sort le résidus, après ajout ou soustraction de la référence •Diverses fonctions de base à durcir (comparateur, switch et amplificateur) Lucas PERBET 8 Lucas PERBET 9 Différents types de durcissement Durcissement Par technologie Par conception Par Layout •La technologie ayant été définie avant le début de la thèse, les centres d’intérêt de ma thèse sont les durcissements par design et par layout Lucas PERBET 10 Exemple de durcissement des switches : bootstrap spatialisable •Switches non-idéaux : •Injection de charge •Variation du Ron Dépendent de la tension d’entrée ! Ces deux facteurs introduisent des non-linéarités dépendant de Vin Nécessité de trouver un système réduisant l’apport de ces deux phénomènes Lucas PERBET 11 Exemple de durcissement des switches : bootstrap spatialisable Solution => Utilisation de switch bootstrappé •Objectif : appliquer toujours le même Vgs Problème pour le spatial : La tension Vgb du switch dépasse les valeurs de tensions d’alim (6.6V pire cas). Donc la grille est plus sensible à une dégradation définitive par des radiations. La circuiterie associée subit également à certains endroit des stress électriques en environnement spatial => Nécessité de modifier ce circuit Lucas PERBET 12 Exemple de durcissement des switches : bootstrap spatialisable •Le substrat du transistor principal (en vert) est relié au point A via la porte CMOS M9P/M9N, limitant la tension grille-substrat en régime transitoire Lucas PERBET 13 Exemple de durcissement des switches : bootstrap spatialisable •M3 dimensionné de telle sorte que la tension VC augmente moins vite que la tension Vout, notamment dans le pire cas où Vin = VDD et Vout = 0V. Vdd 0 2Vdd 0 0 0 Vdd •Porte M9N/M9P dimensionnée de telle sorte que Vb1 augmente au moins aussi vite que Vg1 lors du turn-on, mais que Vb1 retourne moins vite à la masse que Vg1 lors du turnoff Worst case : Vin = Vdd , Vout = 0 Lucas PERBET 14 Résultats •Simulation de Vg1-Vout en turn-on pour différentes tailles de M3 : ~ 1.5ns •Settling time (0,1%) dans le cas W/L = 2 est de 3,1ns Time [s] Lucas PERBET 15 Résultats •Simulation de Vg1-Vs1 en turn-off avec et sans la porte M9N/P : ~250ps • /!\ Overshoot de tension durant le turn-off dans le cas où le substrat est directement relié à A •La porte de transmission M9N/M9P est nécessaire Temps (s) Lucas PERBET 16 Résultats Ron NMOS Ron CMOS •RON amélioré Ron switch proposé Lucas PERBET 17 Résultats CMOS NMOS Switch proposé Lucas PERBET •Injection plus linéaire dans le cas du switch proposé •Traditionnellement, on dimensionne un interrupteur en fonction de sa résistance d’accès => pour une résistance d’accès similaire, le switch proposé présente une injection de charges bien moindre 18 Circuits dans l’ASIC : •Mesure de l’injection de charge : •Un NMOS + buffer •Une porte CMOS + buffer •Le switch proposé + buffer •Mesure du Ron : •Les 3 switches sans buffer Lucas PERBET 19 Lucas PERBET 20 Exemple de durcissement du comparateur : le dual-path [1] Principe du Dual-Path : •On multiplie les chemins d’accès via autant de transistors •Les transistors d’entrée ont chacun été divisés en deux sous-transistors (A et B), ayant des W/L divisés par 2 •Si l’un des chemins reçoit une charge, son chemin adjoint contient toujours la bonne information, il va donc réduire la chance d’erreur en sortie [1] B. D. Olson, W. T. Holman, L. W. Massengill, B. L. Bhuva, P. R. Fleming, "Single-Event Effect Mitigation in SwitchedCapacitor Comparator Designs," Nuclear Science, IEEE Transactions on , vol. 55, no. 6, pp. 3440-3446, Dec. 2008. Lucas PERBET 21 Exemple de durcissement du comparateur : le dual-path SE SE 23fC Vin = 75mV Vin = 45mV (c) (a) (b) En cas de charge (négative) déposée sur la grille de l’un des transistors d’entrée (M1A sur la figure (a)), le transistor s’éteint : •1er cas (b), la tension différentielle d’entrée est assez forte, et grâce à M1B, le courant côté ‘+’ reste plus élevé => I1>I2 •2e cas (c), la tension différentielle d’entrée est trop faible, I1 <I2 => La zone d’erreur dépend de la tension différentielle d’entrée Lucas PERBET 22 Exemple de durcissement du comparateur : le dual-path Résultats de simulations : (a) Cas sans durcissement (b) Avec Dual-path Hardening Le DPH permet de se prémunir en grande partie des SET au niveau des comparateurs De plus, dans le cas d’un pipeline, la tension différentielle, si elle est assez basse, sera corrigée automatiquement. *DEC : Digital Error Correction, il s’agit de la zone où l'erreur commise par le comparateur est corrigeable Lucas PERBET 23 Circuits dans l’ASIC : •Un comparateur non-durci : •Un comparateur durci par Dual-Path : Lucas PERBET 24 Lucas PERBET 25 Cas de l’amplificateur •L’amplificateur est au cœur du fonctionnement d’un étage pipeline •De son gain dépendra la précision et donc la résolution d’un étage, on cherche ainsi à avoir un gain important •Toutefois, l’utilisation d’un amplificateur de structure simple et à gain plus faible permettrait d’utiliser une architecture plus robuste => Comment améliorer la résolution d’un étage sans utiliser un ampli à très fort gain ? Lucas PERBET 26 Cas de l’amplificateur => Architecture retenue : le Correlated DoubleSampling (structure prédictive) [2] •D’autres structures basées sur une idée similaire ont été proposées : [3] : R. Gregoire et. al., « An Over-60 dB True Rail-to-Rail Performance Using Correlated Level Shifting and an Opamp With Only 30 dB Loop Gain » [4] : B. Hershberg et. al., « Design of a Split-CLS Pipelined ADC With Full Signal Swing Using an Accurate But Fractional Signal Swing Opamp » [5] : T. A. Monk et. al., « Iterative Gain Enhancement in an Algorithmic ADC » [2] Mingliang Liu, " Demystifying Switched-Capacitors circuits," Newnes Lucas PERBET 27 L’estimation « prédictive » •Le CDS consiste à réaliser deux estimations de la valeur d’entrée (maintenue ou non), ce qui permet d’avoir une erreur de gain quasiment équivalente à celle obtenue avec un ampli ayant le même gain, mis au carré. •Le fait d’obtenir un résultat équivalent à celui que l’on aurait avec un gain au carré permet de choisir un design plus simple, et de diminuer la consommation •Le terme « Predictive » signifie que l’on fera une première estimation, qui permettra à la deuxième de se rapprocher d’autant plus de la grandeur idéale •En revanche, l’horloge devra avoir une fréquence double Lucas PERBET 28 Cas classique •1 : Toutes les capacités échantillonnent le signal d’entrée •2 : Le résidus est amplifié Lucas PERBET 29 Correlated double sampling •1 : Toutes les capacités échantillonnent le signal d’entrée •2 : On a une première estimation (prediction) de la sortie via C3 et C4 •3 : Le signal de sortie est affiné via C1 et C2 Lucas PERBET 30 L’amplificateur •10MS/s, 6bits (PoC) •Sortie de classe AB •Gain : 46dB •GBW : 60MHz •Consommation : 1,5mA (~5mW) Lucas PERBET Ici, l’idée est de répercuter les variations de courant d’une branche dans la branche complémentaire via les transistors M41/M71 et M31/M81. Sur une structure classique, les NMOS de sortie ne servent qu’à la polarisation, dans cette architecture, M7 et M8 participent au gain de l’amplificateur du 2e étage en doublant Gm, ce qui permet de réduire sa consommation pour un gain-bande passante donné. 31 L’amplificateur -Petit signal sur Vom : 𝑽𝒐𝒎 = −(𝒈𝒎𝟔 𝑽𝑪 + 𝒈𝒎𝟖 𝑽𝑩 ) × (𝒓𝒐𝒏𝟖 //𝒓𝒐𝒏𝟔 //𝒓𝒐𝒏𝟔𝟏 ) 𝒈𝒎𝟐 𝑽𝑪 = − 𝑽 𝒈𝒎𝟒 𝒊𝒎 𝒈𝒎𝟏 (𝑾 𝑳)𝟑𝟏 𝑽𝑩 = 𝑽 𝒈𝒎𝟖𝟏 (𝑾 𝑳)𝟑 𝒊𝒑 𝑽𝒐 𝒈𝒎𝟐 𝒈𝒎𝟏 (𝑾 𝑳)𝟑𝟏 𝑨𝒗 = = (𝒈𝒎𝟔 + 𝒈𝒎𝟖 ) 𝑽𝒊 𝒈𝒎𝟒 𝒈𝒎𝟖𝟏 (𝑾 𝑳)𝟑 × (𝒓𝒐𝒏𝟖 //𝒓𝒐𝒏𝟔 //𝒓𝒐𝒏𝟔𝟏 ) Or, Vip = -Vim = Vi/2, et Vop = -Vom = Vo/2 Lucas PERBET 32 Résultats •Simulation transitoire : tension différentielle de sortie pour plusieurs tensions d’entrée •Cas non-prédictif : •Cas prédictif : Lucas PERBET 33 Résultats 70mV 60mV Erreur 50mV 40mV Erreur cas NonPrédictif 30mV Erreur cas Prédictif 20mV 10mV 0mV 0mV -10mV 50mV 100mV 150mV 200mV 250mV 300mV 350mV Vin => L’erreur de résidus est divisée par un facteur 23 dans le cas Vin=310mV, pour une consommation supérieure de 7% Lucas PERBET 34 Résultats •En partant de l’erreur en tension EV à Vin = 310mV : 𝟏 + 𝑮𝒊 𝑨𝟎 = 𝑮𝒊 𝑽𝒊𝒏 𝑬𝑽 𝑬𝑽 = 𝑭𝑹 𝟐𝑽𝑫𝑫 𝑽𝑫𝑫 = 𝑵+𝟏 = 𝑵 𝟎. 𝟓𝑳𝑺𝑩 𝟐 𝟐 Gain effectif boucle ouverte cas non-prédictif : 39,6dB => 6,6bits +27,1dB +4,48bits Gain effectif boucle ouverte cas prédictif : Lucas PERBET 66,7dB => 11,08bits 35 Circuits dans l’ASIC : •L’amplificateur « seul » afin d’évaluer ses performances en continu : Lucas PERBET 36 Circuits dans l’ASIC : •L’amplificateur au cœur d’une structure classique : Lucas PERBET 37 Circuits dans l’ASIC : •L’amplificateur au cœur d’une structure prédictive : Lucas PERBET 38 Lucas PERBET 39 •ASIC livré •Réalisation des cartes de test des différents blocs Lucas PERBET 40 Dual-path Hardening Exemple pour un comparateur : (a) Cas sans durcissement (b) Cas avec capacités doublées (c) Avec Dual-path Hardening Lucas PERBET 41
