Les mémoires relèvent le défi de l`« infoplosion » dans

A P P L I C A T I O N
Stockage
Les mémoires relèvent
le défi de l’« infoplosion » dans
les systèmes embarqués
L’industrie des mémoires numériques vit une période de changement spectaculaire avec
une utilisation croissante des technologies flash NAND pour la mémoire embarquée. Depuis
son invention en 1984 par Toshiba, leur capacité a considérablement augmenté, tandis que
le coût par gigaoctet a fondu. Pourtant il reste de nombreux défis à relever. Revue de détail.
AUTEUR
Axel
Stoermann,
directeur
général
marketing OEM
et Applications
mémoire,
Toshiba
Electronics
Europe.
L
es données qui sont créées,
enregistrées et partagées
aujourd’hui à un rythme phénoménal dans l’économie
numérique génèrent une véritable
« explosion d’information », que l’on
pourrait nommer en utilisant le néologisme « infoplosion » et qui menace
de submerger les entreprises et les
consommateurs. La société d’études
de marché IDC prévoit ainsi que la
capacité de stockage brute disponible
dans le monde passera de 2 596 Eo
(exaoctets) en 2012 à 7 235 Zo (zettaoctets) en 2017. Pour mettre ce
nombre en perspective, 1 Eo est égal
à 1.000.000.000.000.000.000 octets
ou 1018 octets (et 1 Zo égale
1021 octets). Concrètement, 1 Eo est
équivalent à la mémoire disponible
sur 31 millions d’iPads dotés chacun
de 32 Go de mémoire.
L’essor des terminaux intelligents tels
que les tablettes, les smartphones, les
montres intelligentes, les réfrigérateurs ou les compteurs communicants fait rapidement croître la
demande envers des technologies de
mémoire flash NAND capables
d’être embarquées dans des espaces
restreints. En outre, les périphériques
de stockage à base de flash NAND,
comme les disques SSD (Solid State
Disk), ou disques à semi-conducteurs, ou les clés USB remplacent
désormais de plus en plus les disques
durs traditionnels et les médias
optiques, notamment lorsque la
vitesse d’accès aux données est critique. Dans de nombreux systèmes
informatiques du type Big Data ou
Cloud, les SSD sont tout en haut des
systèmes de stockage intégrant à la
fois des SSD et des HDD (Hard Disk
Drive) ou disques durs magnétiques.
28 / L’EMBARQUÉ / N°7 / 2014
Les puces NAND gravés en 19 nm sont dotées d’une capacité qui
va de 60 Go à 512 Go, sous différents formats. On les retrouve dans
les disques durs SSD 2,5 pouces, mSATA et M2 (simple et double face).
Les versions destinées aux entreprises disposent d’une option
d’autochiffrement conforme aux spécifications du Trusted Computing Group.
●
Corollaire de la croissance de la
demande en technologie NAND, le
coût par gigaoctet a diminué, stimulant ainsi davantage la demande.
Une des raisons principales de cette
évolution est que la densité de données stockables sur une puce flash
NAND de dimension donnée n’a fait
qu’augmenter. Les flash NAND ont
en effet toujours été en pointe et
pionnière dans la mise en œuvre
industrielle des procédés de lithographie utilisés par l’industrie électronique. Conséquence, à l’heure
actuelle, les mémoires NAND sont
parmi les circuits intégrés produits en
masse les plus denses.
Quelques chiffres : depuis l’introduction des NAND en 1984, la taille de
la cellule élémentaire est passée de
700 nm à 19 nm et, avec l’introduction de nouvelles technologies au
niveau des cellules, la densité de bits
des NAND a été multipliée par plus
de 2 000 ! Parallèlement à cette augmentation de densité, on a pu obser-
ver une formidable réduction du prix
par gigaoctet, qui a diminué encore
plus rapidement que la densité de
bits n’a augmenté. En plus des avantages de coût résultant de la miniaturisation lithographique, l’introduction de traitements automatisés plus
efficaces et de wafers (plaquettes de
silicium) de plus grand diamètre a
permis aux NAND de devenir le support de stockage favori de nombreuses applications.
Les mémoires NAND
face à de nombreux défis
L’un des principaux défis à relever
pour ceux qui veulent utiliser les tout
derniers types de NAND brutes dans
leurs projets tient au fait que ces nouvelles technologies ont besoin de
moteurs ECC (Error Correction Code,
ou code de correction d’erreur) plus
puissants intégrés aux contrôleurs. Et
cette course est devenue permanente
puisqu’en général les contrôleurs ont
du mal à tenir la cadence. Comme
Stockage
A P P L I C A T I O N
les blocs de mémoire NAND se classiques et offrent ainsi une comTENDANCES DES FLASH NAND
dégradent et s’usent, on doit fixer patibilité avec les mémoires flash
On voit ici les avantages de la réduction du coût
une limite haute au nombre d’écri- NAND SLC au niveau commandes,
des technologies de mémoires avancées par rapport
tures de chaque emplacement fonctionnement général, conditionau surcroît de complexité des codes de correction
mémoire. Des algorithmes de « nive- nement et brochage.
d’erreurs.
lage d’usure » doivent aussi être intéEsquisses des mémoires
Cost
grés aux contrôleurs NAND pour
du futur
assurer une utilisation équitable de
tous les emplacements mémoire.
Si la technologie existe pour produire
Pour ceux qui souhaitent réduire le des NAND à cellules élémentaires
nombre de composants système et encore plus petites, cette diminution
ne pas se préoccuper d’architecture de la taille va à l’encontre de leur
4 x nm
3 x nm
2 x nm
contrôleur, les NAND e-MMC offrent endurance et de leur fiabilité. Pour
une alternative intéressante, qui surmonter cela, des cellules NAND
ECC
8 bits
intègre à la fois la puce mémoire capables de stocker plusieurs bits
4 bits
flash et le contrôleur NAND dans un mémoire ont été développées. Car si
même module. Ces dispositifs sont les cellules SLC ne peuvent stocker
1 bit
typiquement utilisés dans les cartes que 1 bit par cellule, les MLC (Mulmémoire et les clés USB rapides, et ti-Level Cell, ou cellule multinisont conformes aux normes JEDEC. veaux), de leur côté, peuvent en stoc4 x nm
3 x nm
2 x nm
Les contrôleurs embarqués exécutent ker 2, tandis que les TLC (Triple level
des opérations de contrôle comme Cell, ou cellule triple-niveau) peuvent
liés à l’augmentation du nombre de
la correction d’erreurs, le nivelage stocker 3 bits par cellule. Cependant,
bits par cellule est de considérer de
d’usure et la gestion des blocs défec- l’endurance à l’écriture et à l’effacenouvelles technologies NAND.
tueux pour garantir le bon fonction- ment est impactée par de telles
Parmi celles-ci, la plus proche de la
nement de la mémoire NAND.
approches. Les SLC peuvent ainsi
phase de production en série est la
L’un des défis associés à la migration supporter environ 100 000 cycles,
NAND 3D. Il s’agit ici d’empiler pluvers de plus petits éléments de stoc- contre 5 000 cycles pour les MLC, et
sieurs couches de NAND l’une sur
kage est le besoin de contrôle ECC seulement 1 000 cycles pour les TLC.
l’autre, afin d’augmenter la capacité
plus complexe, et donc de proces- Aujourd’hui la situation est la suisans devoir rétrécir les dimensions
seurs hôtes de plus en plus puissants. vante : les NAND SLC et MLC sont
horizontales.
Pour des SLC (Single Level Cell, ou désormais utilisées couramment dans
La mémoire RAM magnétorésistive
cellule simple niveau) produite en les disques d’entreprise qui doivent
(MRAM) est une autre technologie
technologie 43 nm, 1 bit d’ECC par résister à de fréquents cycles d’écriprometteuse. Il s’agit d’une forme de
tranche de 512 octets est nécessaire. ture ou d’effacement tandis que les
mémoire non volatile extrêmement
Un chiffre qui monte à 8 bits par NAND MLC et TLC se rencontrent
rapide, offrant une endurance pratitranche de 512 octets pour des SLC dans les SSD grand public, là où la
quement illimitée à l’écriture et à l’efen 24 nm.
vitesse de lecture et le prix par
facement. De ce fait, la technologie
Pour de nombreuses applications gigaoctet sont devenus les facteurs les
MRAM a le potentiel de changer la
existantes qui utilisent de la mémoire plus influents dans les profils d’achat.
manière dont tous les appareils élecNAND SLC, comme les produits Une façon d’éviter ces problèmes
troniques utilisent la mémoire
industriels, les processeurs de
flash NAND. Aujourd’hui, on uticommunication ou les systèmes ● Les modèles BENAND de Toshiba soulagent le processeur
lise en effet la flash NAND comme
automobiles, des ECC à 1 bit sont hôte de la tâche de correction d’erreurs, sans nécessiter de
contrôleur matériel supplémentaire. Ces mémoires utilisent la
un disque dur : les données sont
implémentés dans le logiciel même interface que les NAND classiques et offrent ainsi une
copiées au démarrage depuis la
hôte sans impact significatif sur compatibilité ascendante avec les mémoires flash NAND SLC
flash NAND vers la DRAM
la performance des applications. au niveau commandes, fonctionnement général,
(mémoire vive dynamique), puis
Cependant, migrer vers des conditionnement et brochage.
le code est exécuté à partir de
mémoires de pointe nécessitant
cette DRAM. Avec la MRAM, plus
des ECC à 4, 8, voire 24 bits, augbesoin de mettre en œuvre cette
mente sensiblement la charge du
approche dite de « shadowing »
processeur, réduisant ainsi ses
(recopie des données de la RAM
performances. Afin d’éviter cet
vers la DRAM). Les données sont
écueil, les puces NAND à coren effet déjà prêtes dès la mise
rection d’erreurs embarquée sont
sous tension, et la vitesse de lecdésormais préférées. A l’instar
ture est quasiment la même que
des modèles BENAND de
celle de la DRAM. Ce qui offre
Toshiba qui soulagent le procesl’avantage supplémentaire de
seur hôte de la tâche de correcnécessiter moins d’endurance de
tion d’erreurs sans nécessiter de
la flash NAND, qui peut alors sercontrôleur matériel supplémenvir à l’archivage des données à
taire. Ces BENAND utilisent la
plus long terme.
n
même interface que les NAND
L’EMBARQUÉ / N°7 / 2014 /
29