cours

Cours d’Architecture
des ordinateurs
L2 Informatique 2014/2015
version du 23 septembre 2014
S´everine Fratani
Peter Niebert

2

Table des mati`eres
1 Codage 9
1.1 Syst`emes de num´eration ................................. 9
1.1.1 Numeration en base b.............................. 9
1.1.2 Taille des codages ................................ 9
1.1.3 Comment obtenir une ´ecriture en base b.................... 10
1.2 Codage de l’information ................................. 10
1.2.1 L’arithm´etique binaire .............................. 10
1.2.2 Repr´esentation des nombres entiers en binaires ................ 11
1.2.3 Repr´esentation des nombres `a virgule ..................... 12
1.2.4 Codage des caract`eres .............................. 14
2 Alg`ebre de Boole 15
2.1 Alg`ebre binaire ...................................... 15
2.1.1 Propri´et´es ..................................... 16
2.2 Fonction Bool´eennes ................................... 16
2.2.1 Forme normale disjonctive ............................ 17
2.2.2 Forme normale conjonctive ........................... 17
2.2.3 Simplifications de fonctions bool´eennes : tables de Karnaugh ........ 18
3 Circuits combinatoires 21
3.1 Portes logiques ...................................... 21
3.2 Circuits combinatoire .................................. 22
3.2.1 Le circuit “Majorit´e” ............................... 22
3.2.2 Les additionneurs ................................. 23
3.2.3 Le d´ecodeur .................................... 25
3.2.4 Le multiplexeur .................................. 26
3.3 Unit´e arithm´etique et logique .............................. 26
4 Compl´ement sur les tables de Karnaugh 29
4.1 Les d’al´eas ......................................... 29
4.1.1 Dissection d’un aleas ............................... 29
4.1.2 Pr´evoir les al´eas ................................. 30
4.1.3 Eviter les al´eas .................................. 30
4.1.4 Conclusion .................................... 31
4.2 Avantages des tables de Karnaugh ........................... 31
4.3 Inconv´enients des tables de Karnaugh ......................... 32
4.4 Regroupement de 0 dans les tables de Karnaugh ................... 33
5 Logique ´electronique, CMOS 35
5.1 Codage par tension .................................... 35
5.2 Logique ´electro-m´ecanique ................................ 35
5.3 Transistors comme interrupteurs ............................ 37
5.4 Amplification ....................................... 39
5.5 Logique `a trois ´etats ................................... 39
3

4TABLE DES MATI` ERES
5.6 Calcul et Energie ..................................... 41
5.7 Vitesse et Energie .................................... 41
5.8 D’autres logiques, l’exemple RTL ............................ 42
5.9 CMOS et Verilog ..................................... 42
5.9.1 Retards en Verilog ................................ 43
6 Circuits s´equentiels 45
6.1 La bascule RS ....................................... 45
6.1.1 Etats de la bascule RS .............................. 46
6.1.2 Bascule RS : le circuit .............................. 47
6.1.3 Bascule RS : un autre circuit .......................... 47
6.1.4 Bascule D ..................................... 48
6.2 Bascules synchrones ................................... 48
6.2.1 Horloge ...................................... 48
6.2.2 Modes de synchronisation ............................ 49
6.3 Les diff´erents types de bascules et leur repr´esentation symbolique .......... 51
6.3.1 Bascule RS synchrone .............................. 51
6.3.2 Bascule D ..................................... 52
6.3.3 Bascule JK .................................... 52
6.3.4 La bascule T ................................... 53
6.4 For¸cage des bascules ................................... 53
6.5 Les registres ........................................ 54
6.5.1 Registre ´el´ementaire ............................... 54
6.5.2 Registre `a d´ecalage ................................ 55
7 Les m´emoires 57
7.1 G´en´eralit´es ........................................ 57
7.1.1 Performances d’une m´emoire .......................... 57
7.1.2 Types de m´emoires ................................ 58
7.1.3 Localisations ................................... 58
7.1.4 M´ethodes d’acc`es ................................. 59
7.2 Types de m´emoire .................................... 59
7.2.1 M´emoires mortes (ROM) ............................ 59
7.2.2 M´emoires volatiles (RAM) ............................ 60
7.3 Registres .......................................... 60
7.4 Bancs de registres .................................... 61
7.4.1 D´ecodeurs - multiplexeurs : rappels ....................... 61
7.4.2 Bancs de registres ................................ 62
7.5 M´emoire centrale ..................................... 64
7.5.1 Organisation de la M´emoire centrale ...................... 64
7.5.2 Fonctionnement de la m´emoire centrale .................... 66
7.6 Assemblage de boitiers m´emoire ............................. 67
7.7 M´emoire et erreurs .................................... 68
7.8 M´emoire Logique ..................................... 68
7.9 M´emoire Virtuelle .................................... 69
8 Machines de Mealy - Machines de Moore 71
8.1 Introduction - Un exemple simple ............................ 71
8.2 Abstraction de circuits s´equentiels ........................... 76
8.3 Machine de Mealy .................................... 77
8.3.1 D´efinition ..................................... 77
8.3.2 De l’abstraction `a la machine de Mealy .................... 78
8.3.3 Fonctionnement .................................. 78
8.4 Machine de Moore .................................... 79
8.4.1 Machine de Moore : d´efinition .......................... 79
8.4.2 Fonctionnement .................................. 80

TABLE DES MATI` ERES 5
8.5 Comparaison de Mod`eles ................................. 80
8.6 R´ealisation de circuits s´equentiels synchrones ..................... 81
8.6.1 R´ealisation cabl´ee ................................ 81
8.6.2 Microprogrammation ............................... 84
8.7 Conclusion ........................................ 85
9 Assembleur 87
9.1 Langage d’assemblage .................................. 87
9.1.1 Jeu d’instructions ................................ 87
9.1.2 Modes d’adressage ................................ 88
9.1.3 Cycle d’ex´ecution d’une instruction ....................... 88
9.2 Assembleur MIPS ..................................... 89
9.2.1 Processeur MIPS ................................. 89
9.2.2 M´emoire ...................................... 89
9.2.3 Registres MIPS .................................. 89
9.2.4 Instructions MIPS ................................ 90
9.2.5 Pseudo-instruction move ............................. 90
9.2.6 Pseudo-instruction li .............................. 90
9.2.7 Lecture-Ecriture dans la m´emoire principale .................. 91
9.2.8 Branchements conditionnels ........................... 91
9.2.9 Branchements inconditionnels .......................... 91
9.2.10 Appel de sous-programmes ........................... 92
9.2.11 Appel de sous-programmes : exemple ...................... 93
9.3 De l’assembleur `a l’ex´ecution .............................. 94
9.3.1 Format d’instructions MIPS ........................... 94
9.3.2 Exemple ...................................... 96