Question 6 : Modèle logique du transistor MOS

Question 9 : principe de l'enregistrement magnétique
Principe
L’enregistrement consiste à réaliser des zones d’aimantations alternées (binaire) sur un support (la bande magnétique). Une
méthode simple pour représenter l’information binaire est de magnétiser chaque cellule binaire totalement dans une ou
deux directions latérales avec une direction représentant le 0 et une autre le 1
Il y a 2 opérations : écriture (magnétiser le matériel) et lecture (détecter le magnétisme).
Opération d’écriture
On magnétise en permanence un matériel ayant certaines propriétés magnétiques, « hard magnetic materials »: lorsque un
champ magnétique a été appliqué, il subsiste une densité de flux magnétique (les alternances persistent).
Les autres matériaux, comme le fer, peuvent être magnétisés tant que le champ est appliqué, mais le flux magnétique est
réduit à (presque) zéro lorsque le champ n’est plus appliqué. De tels matériaux sont appelés « soft magnetic materials ».
Cette opération se fait à l’aide d’un électro-aimant, en forme de « tête d’écriture » (write head). Cette dernière est
composée d’un anneau magnétique très doux, et comporte une bobine de fil tout fin parcouru par un courant. la bobine crée
un champ d’induction canalisé par le circuit magnétique. Une minuscule fente dans celui-ci (l’entrefer) induit un
débordement du champ (= tube d’écriture) sous l’action duquel l’aimantation du support d’enregistrement s’oriente sur une
petite surface. L’inversion du courant permet de réaliser des zones d’aimantations alternées
Souvent l’écriture est saturée, cela survient lorsque l’intensité du champ dépasse un certain point, de tel sorte que le
"plateau" est atteint sur la caractéristique B-H.
Opération de lecture
Détecter l’état de la magnétisation d’un support d’enregistrement peut être obtenu en utilisant une tête de lecture
construite de la même façon qu’une tête d’écriture, et parfois une même « tête » peut exécuter les 2 opérations, écrire et
lire. Lorsqu’une surface aimantée est placée en dessous de la tête de lecture, le flux est détourné à travers le noyau de la
tête et de la bobine de lecture (read coil). Déplacer le support d’enregistrement peut provoquer le changement de ce flux
(dù aux alternances sur le support) et un changement de flux qui traverse la bobine induit une tension à travers la bobine.
Cette tension induite peut être détectée comme une tension de lecture. Avec ce mécanisme, il est nécessaire d’avoir des
mouvements relatifs entre le support et la tête pour obtenir une tension de lecture. Habituellement, le support est
continuellement en mouvement pour les opérations de lecture et d’écriture.
L’amplitude de l’impulsion de lecture dépend de plusieurs facteurs variés :
- la construction physique de la tête de lecture
- le nombre d’enroulements sur la bobine
- la distance séparant le support d’enregistrement et la tête.
Typiquement, les tensions de lecture se situent entre 1 et 100 mV.

Question 10 : codes d'enregistrement magnétique
Vertical Recording
Le support est magnétisé perpendiculairement à la surface plutôt que dans le même plan et par conséquent des colonnes du
matériel magnétisé sont créées. Le nord se trouve sur une surface et le sud sur la surface opposée. Ces colonnes tendent à
réduire la largeur la densité d’enregistrement plus grande qu’avec un enregistrement horizontal traditionnel.
Codes d’enregistrement (Recording codes)
La surface qui doit être magnétisée est logiquement divisée en pistes en ce qui concerne l’enregistrement. Une ou plusieurs
têtes de lecture/écriture sont utilisées pour enregistrer sur ces pistes pendant que la surface bouge sous les têtes. Chaque
piste est divisée en secteurs (cellules binaires). L’état de magnétisation de la cellule binaire représente un bit.
 La relation entre les états magnétiques et l’information binaire est donnée par les codes d’enregistrement.
Une condition fondamentale est la densité d’enregistrement élevée (en bits/pouce) limitée en pratique par la détection
(lecture) de l’état magnétique.
Non-return-to-zero (NRZ) code
Principe: le signal reste à l'état haut/bas tant que des 1/0 logiques sont transmis
- chaque cellule binaire est magnétisée totalement et n’est donc jamais dans un état démagnétisé
- changement immédiat de direction de magnétisation aux frontières si des états binaires opposés sont enregistrés.
- Pour écrire, un courant I/-I, est appliqué à travers la bobine d’écriture pour enregistrer un 1/0
- Pour lire, des impulsions de lectures positives pourraient être arrangées pour charger un flip-flop (set) et des
impulsions de lectures négatives pourraient être arrangées pour réinitialiser le flip-flop (reset) en utilisant des
détecteurs du signal positif ou négatif. La sortie du flip-flop devrait alors suivre les états de la magnétisation et par
conséquent représenter l’information qui a été enregistrée sur le support magnétique.
Désavantages :
- NRZ présuppose que la vitesse du support est très exactement connue et ne change pas
- L’intervalle des fréquences du signal de lecture est très large. Cela signifie que l’amplificateur de lecture doit
avoir une bande passante très large, ce qui résulte en un rapport signal à bruit très pauvre.
- Une erreur dans un bit se propage jusqu’à ce que la prochaine impulsion de lecture soit rencontrée.
Non-return-to-zero-inverted (NRZI)
Principe: 1 est représenté par un changement de magnétisation au début de la cellule, et 0 par l’absence de changement.
- La propagation des erreurs du codage NRZ peut être éliminée en utilisant le codage NRZI.
- impulsion de lecture dans une direction positive ou négative lorsqu’un 1 est enregistré et en aucune impulsion de
lecture lorsqu’un 0 est enregistré. Par conséquent, les 1 et les 0 ont des signaux de lecture tout à fait différents et
des erreurs sur un simple bit ne se propage pas. La bande passante est toujours large et un signal d’horloge est
requis pour reconstituer les données.

Frequency modulation (FM)
Amélioration de NRZI par incorporation de l’autosynchronisation (sans horloge  remplacée par une transition de flux)
Principe : un 0 est enregistré comme une simple transition de flux apparaissant au début de la cellule et un 1 est enregistré
comme deux transitions de flux, une au début de la cellule et une, dans la direction opposée, à mi-chemin à travers la
cellule.
- une impulsion de lecture pour un 0 enregistré et deux impulsions de lecture pour un 1 enregistré.
- deux fréquences dominantes, f et 2f, et la bande passante de lecture est étroite.
- les impulsions au début des cellules sont utilisées pour fournir l’autosynchronisation (La 1ère impulsion qui apparaît
est supposée être au début de la cellule binaire)
Phase encoding (PE) (modulation de phase)
Principe : 1 est représenté par un changement de magnétisation dans une direction et un 0 par un changement de
magnétisation dans une autre direction, les 2 changements surviennent à mi-chemin à travers la cellule binaire. Des
changements supplémentaires en début de cellule sont nécessaires entre des 0 consécutifs ou entre des 1 consécutifs.
- Manchester I : un changement de magnétisation du nord au sud au début de la cellule représente un 1 et un
changement du sud au nord représente un 0. Aucun changement supplémentaire n’apparaît au milieu de la cellule.
- Manchester II, un changement du sud au nord au milieu de la cellule représente un 1 et un changement du nord au
sud représente un 0, avec des changements supplémentaires, si nécessaire, apparaissant au début de la cellule.
Modified frequency modulation (MFM)
Principe : 1 est représenté par un changement de flux au point médian de la cellule et un 0 est représenté par un
changement de flux à la fin de la cellule si le 0 est suivi par un autre 0, sinon un 0 est représenté par l’absence de transition
de flux.
Modified-modified frequency modulation (M²FM)
Principe : un 1 est enregistré par un changement de flux au milieu de la cellule binaire et un 0 par l’absence de changement
comme en FM. Cependant, le changement de flux au début de la cellule est uniquement inclu pour des 0 et uniquement s’il
n’y a aucun changement de flux dans la cellule précédente.
- Le nombre minimum de changements de flux est produit avec le modèle 001, donnant un espacement de
changement de flux de 2 cellules et demi.
- Le nombre maximum de changements de flux est produit avec une chaîne de 1, donnant un changement de flux
dans chaque cellule.
Group coded recording (GCR)
Une autre approche pour réduire le nombre de transitions de flux tout en maintenant une autosynchronisation est de traduire
les données entrantes en de nouvelles configurations binaires (ex : séquences de zéros remplacées par une séquence de 5
bits) qui, lorsqu’elles sont enregistrées en utilisant un codage standard non autosynchronisé, résultent toujours en un
changement de flux à intervalles. La nouvelle configuration binaire sera plus longue que la configuration initiale mais ce
désavantage sera compensé par la capacité d’autosynchronisation.

Question 11 : Les processeurs Pentium
Nous allons voir ce qui se passe à l’intérieur du CPU, son architecture, comment il communique avec les autres composants
du PC (en utilisant des « signal lines »), comment il les contrôle et comment il fait pour exécuter des programmes de
manière aussi rapide. Le processeur pentium est pris comme exemple. Il est représenté sur la figure ci-dessous :
Architecture interne
Fonctionnement : le CPU fait tourner des programmes en exécutant séquentiellement les instructions en langage machine.
Ce processus comprend 5 étapes:
1. Instruction Fetch : l’opcode pour une instruction est lu en mémoire
2. Instruction decode : l’opcode est décodé pour pouvoir exécuter l’instruction. La ROM de contrôle est utilisée comme
un dictionnaire pour interpréter l’opcode.
3. Address generation : calcul des adresses actuelles des opérandes mémoire nécessaire pour l’instruction
4. Instruction Execute : données des opérandes et les opérations arithmétiques ou logiques sont exécutées par l’ALU
5. WriteBack : l’état du CPU (reg et flags) est modifié en fonction du résultat de l’instruction.
Dans la figure donnée ci-dessus, on peut voir différentes unités fonctionnelles correspondant à ces étapes (n° en bleu) :
l’ALU, le décodeur d’instructions, le générateur d’adresse, le « prefetch » buffer.
L’architecture Pentium est conçue pour maximiser le nombre d’actions qui s’exécutent pendant un coup d’horloge.
Techniques utilisées :
- Pipelining : puisque l’exécution d’une instruction est divisée en étapes qui sont implémentées comme des unités
fonctionnelles indépendantes le débit est augmenté puisque à chaque coup d’horloge une nouvelle instruction est
traitée (au lieu de une tous les 5 coups d’horloge).
- « superscalar execution » : on a deux pipelines en parallèles (et donc 2 prefetch buffer, 2 ALU …)
- « Jump prediction » : dans le cas des JUMPS/BRANCHS le processus est ralenti car l’exécution suivante à exécuter
dépend de la précédente. Il faut donc attendre de connaître l’adresse où sauter. Pour résoudre ce problème, le
CPU n’attend pas l’adresse mais la devine en fonction du saut précédent. Il se trompe rarement ce qui permet
donc de gagner du temps.
- FPU (Floating Point Unit) : unité séparée pour les calculs sur les floats (utilisation de pipelines)
Le CPU doit obtenir rapidement les instructions et les données de la mémoire (à un débit suffisant). On utilise :
- un bus de 64 bits vers la DRAM externe pour lire ou écrire 8 bytes en un seul accès mémoire.
- 2 caches de 8K (1 pour les données, 1 pour les instructions).
- Une paire de prefetch buffers de 32 octets chacun utiles pour permettre au décodeur d’instruction d’être
continuellement servi en instructions. Ces buffers sont des FIFO

Pentium Signal Lines: signaux utilisés pour communiquer avec les composants externes (mémoires, port I/O)
Le pentium possède 273 pins, dont 168 servent de signaux qui peuvent être divisés en 10 groupes :
- address (37) et data (64) : permet au CPU de lire et d’écrire dans les adresses mémoire ou les ports I/O. Quand le
CPU veut lire en mémoire, il envoie l’adresse de la mémoire sur les signaux d’adresse et la mémoire renvoie le
résultat sur les signaux de données. Pour écrire en mémoire, le CPU place la valeur binaire sur les lignes de données
et l’adresse sur les lignes d’adresse, la mémoire vient alors lire la valeur des signaux de données
- bus control (8) : contrôleur de bus qui précise aux composants le type de transfert effectué :
o signal LOCK#. Pour certaines instructions, le CPU exécute une séquence « read-modify-write ». Cette
opération est souvent utilisée pour implémenter les sémaphores. Quand un sémaphore est utilisé, cette
séquence ne doit pas être interrompue par (il faut s’assurer que LOCK# est à 0).
o ADS# à 0 indique le démarrage d’un nouveau cycle
o BRDY# à 0 cela signifie que les données sont valides.
o W/R# (write/read)
o M/IO# (memory IN/OUT)
o D/C# (data/code)
o …
- processor control (9) : signaux qui permettent d’interrompre les opérations du CPU :
o INTR (ligne d’interruption du CPU) : utilisée par les composants I/O pour signaler une interruption. Le
CPU saute alors directement vers la routine correspondante.
o NMI (deuxième ligne d’interruption du CPU, « non-maskable interrupt ») : utilisé pour les interruptions
critiques comme les problèmes d’alim ou les erreurs systèmes irréversibles.
o HOLD est utilisée par certains composants qui ont besoin du CPU pour effectuer certaines op. En effet
quand le composant voit que le CPU répond sur HLDA, il sait qu’il devient ‘maître du bus’ (bus master)
c’est à dire qu’il utilise ces propres signaux pour contrôler la mémoire et les ports.
o A20M# est utilisé en mode réel et est présent pour garder la compatibilité avec les anciens software.
- miscellaneous (4) : inclut la clock (qui donne la cadence) et le signal reset
o Quand le signal ‘reset’ est mis à 1, le CPU est forcé d’entrer dans un état initial connu.
o Quand le ‘reset’ est remis à 0, le CPU commence à exécuter les instructions.
- parity and error detection (16) : permet au CPU de détecter les erreurs de parité ou d’autres erreurs sur le bus
- cache control and status (10) : s’occupe des mémoires caches (write-back ou write-throughtperformance
monitoring (13) : permettent à du hardware externe de tracer l’exécution des opérations du CPU.
- test access port (5) : pour tester les connexions et les opérations internes du CPU
- system management (2) : gestion spéciale des interruptions système (SMI) et accusés de réception d’interruption