Médian MI43 1999
publicité
MI43 Printemps 1999 Médian MI43 1. Gestion mémoire (8pts) 1.1. Quel est le principe de la mémoire hiérarchisée ? 1.2. Le PowerPC 601 est un processeur 32 bits RISC. Il possède un bus d'adresse sur 32 bits (A0…A31) et un bus de donnée sur 64 bits (D0…D63). Ce processeur possède un cache interne unifié (données et instructions) dont la structure est donnée figure 1. Figure 1 : Cache premier niveau du PowerPC601 1.2.1. Sachant qu'un mot pour ce type de processeur est d'une longueur de 4 octets (32 bits), quelle est la taille de ce cache ? 1.2.2. En considérant qu'un accès mémoire s'effectue en 4 cycles d'horloges : 2 pour la phase d'adressage et 2 pour la phase donnée. Combien faut-il de cycle pour remplir une ligne de ce cache ? 1.2.3. Sachant que les 16 mots d'une ligne correspondent à 16 mots contigus en mémoire principale, comment pourrait-on réduire le nombre de cycles d'horloge nécessaires pour le remplissage d'une ligne du cache. 1.2.4. Combien de ligne d'adresse sont inutiles pour accéder à une donnée ? On supprime ces lignes, parmi les lignes d'adresse restantes, lesquelles utiliseriez-vous pour accéder à une donnée stockée dans une ligne du cache. 1.2.5. Quel est l'intérêt de l'alignement de données ? Si vous deviez écrire un programme sur ce type de processeur, quelle directive d'alignement de données donneriez-vous au compilateur. 1.2.6. Combien de lignes d'adresse sont nécessaires pour repérer une ligne de cache dans un jeu. 1.2.7. Si l'on considère qu'une étiquette du cache correspond aux bits de poids forts de l'adresse, quelle doit être la longueur de l'étiquette. UTBM Nicolas Lacaille MI43 Printemps 1999 1.2.8. De quel type est ce cache ? Expliquer brièvement son fonctionnement en vous aidant d'un schéma où seront représentés : les lignes d'adresses et les comparateurs nécessaire pour savoir si une donnée est présente ou non dans le cache. 1.2.9. A coté des étiquettes, 4 bits sont présents. A votre avis, à quoi servent-ils ? 2. Interfaces (6pts) 2.1. Quelle est l'utilité d'une interface de périphérique. 2.2. Lorsque l'on dit qu'un registre d'interface est " mappé " en mémoire, a quoi cela fait-il référence ? 2.3. Lorsqu'un registre n'est pas " mappé " en mémoire qu'est ce que cela signifie pour le microprocesseur auquel est relié l'interface ? 2.4. A votre avis quels sont les avantages et les inconvénients des deux cas cités précédemment (Questions 2.2. et 2.3.) ? 2.5. Quels sont les différents modes d'échange entre une interface et l'unité centrale ? Quels sont leurs avantages et inconvénients ? 2.6. Qu'est-ce qu'un vecteur d'interruption ? 2.7. Expliquer brièvement le processus d'interruption pour le microprocesseur. 2.8. Quel est l'utilité d'un masque d'interruption ? 2.9. Une interruption prise en compte par l'unité centrale doit-être acquitée. Lorsque l'unité centrale ou l'interface ne possède pas de ligne spéciale pour cet acquitement comment la demande d'interruption est-elle désactivée ? 3. Bus (5pts) 3.1. 3.2. 3.3. 3.4. Qu'est-ce qui différencie les échanges synchrones des échanges asynchrones ? Quel est l'intérêt d'un bus asynchone par rapport à un bus synchrone ? Qu'appelle-t-on " wait state " ? A quel type de bus cela s'applique et à quoi cela sert-il ? Le bus PCI comporte 32 lignes d'adresses et données multipléxées. Quel est l'intérêt de ce multiplexage ? Quel en est l'inconvénient ? Comment le bus PCI y remédie-t-il ? 3.5. Qu'est-ce qui caractérise les bus modernes ? 3.6. Expliquer le principe de l 'arbitrage de bus. 3.7. A quoi set le " North Bridge " d'un système construit autour d'un bus PCI ? Quel est son rôle principal lors des transactions de données ? 4. Logiciel (1pts) 4.1. Qu'est est le rôle d'un système d'exploitation vis à vis du matériel ? 4.2. Comment Windows NT implémente la gestion des périphériques pour que l'ensemble du système d'exploitation reste au maximum indépendant de la plateforme ? UTBM Nicolas Lacaille
