comparaison de trois plateformes

Accélération
SIMD d’un calcul
matriciel :
comparaison de trois
plateformes
Matthijs Douze
IRIT/ENSEEIHT
1/14

Plan
— Principe
— Utilisation
— Expérimentations
2/14

Extension de l’architecture
fetch/decode
ALU
exec
FPU
MMU
vector
cache
bus
mémoire
Principe 3/14

Registres vectoriels
128 bits
16 octets
8 * 16 bits
(signé/non-signé)
4 * 32 bits
(entier/flottant)
2 * 64 bits
0
127
0
7
0
15
0
31
0
63
Principe 4/14

Opérations vectorielles
e/s mémoire
ordonnancement
logiques
arithmétiques
comparaisons, min/max
Principe 5/14
+
+
+
+