Sujet de stage Master Recherche Réseaux de neurones

Laboratoire de l’Intégration du Matériau au Système CNRS UMR 5218
Tél. [phone] – Fax [phone] – www.ims-bordeaux.fr
IMS – 351 cours de la Libération – Bât A31 – 33405 TALENCE CEDEX – FRANCE
Sujet de stage Master Recherche
Réseaux de neurones hardwares memristifs
Laboratoire IMS – Groupe Bioélectronique – Equipe AS2N
Contexte :
En 2008, les chercheurs de Hewlett-Packard (HP) ont mis à jour un nouveau composant électronique
appelé memristor. Ce composant électronique est une résistance non linéaire et non volatile. En
appliquant une tension à ses bornes, il est possible de faire varier continument sa résistance. Le
memristor « mémorisera » cette résistance après l’arrêt de l’application de la tension. Possédant
intrinsèquement une plasticité, les memristors se comportent exactement comme des synapses
artificielles. Grâce à ces propriétés avancées et leur faible taille (30x30 nm²), les memristors présentent
un intérêt majeur pour le développement des réseaux matériels de neurones artificiels. Ces réseaux
offrent sont d’excellents candidats alternatifs aux architectures classiques de calculs car ils ne
possèdent pas leurs deux défauts majeurs : la limitation de la fréquence d’horloge et la vitesse d’accès
aux données mémoires.
Dans le cadre du projet ANR MIRA, dont l’équipe AS2N est porteur, nous avons en charge le
développement des neurones artificiels qui permettront de piloter les memristors.
Travail demandé :
L’équipe AS2N propose une solution pour le pilotage des memristors dans les réseaux de neurones
matériels, ce qui a donné lieu à un dépôt de brevet. Cependant, cette solution viable nécessite
dorénavant une optimisation en termes de surface et de consommation des différents éléments du
circuit en vue de la réalisation d’un réseau de grande échelle. Un des éléments clés du circuit est le
convoyeur de courant qui doit être rail-to-rail et high speed.
L’étudiant devra :
- se familiariser avec le projet et le concept de memristors ;
- optimiser les différents circuits du réseau et notamment le convoyeur de courant ;
- dessiner les masques du circuit et faire la caractérisation « post-layout » du circuit.
Profil recherché :
Le(la) candidat(e) devra être en Master Recherche Electronique avec une dominante en conception de
circuits intégrés analogiques.
Poursuite en thèse :
Le financement ANR étant déjà assuré, ce travail pourra faire lieu d’une poursuite en thèse. Une
préférence sera portée aux candidats souhaitant effectuer une thèse.
Contact :
Les candidatures (CV, relevés de notes en M1 et premier semestre M2, coordonnées d’un enseignant
pouvant recommander votre candidature et lettre de motivation) sont à envoyer par courrier
électronique à Sylvain Saïghi, Responsable de l’équipe AS2N [e-mail] et
Jean Tomas [e-mail]