Outils de conception pour les CIs
publicité
Programme •Généralités (3h) •Flow de conception (4h)-demo •Simulation analogique et syntaxe Spice (8h) •Simulation logique et le langage Verilog (2h) •Simulation mixte (1h) •VHDL-AMS (3h) •Outils de Verification et de test (3) ESME Outils de Conception Différentes familles de circuitintégrés Standard Ram, Rom, µP, DAC, ADC,PWM, PLL,74…etc ESME Asic Programmable Prédiffusé, précaratérisé, full-custom FPGA, PLD, CPLD Outils de Conception Différentes familles de circuitintégrés Asic Prédiffusés Précaractérisés Full-Custom ESME Petite à moyenne quantité Rapide mais non optimisé Moyenne à grande quantité Grande à très grande quantié Maximum d’optimisation, coût élevé Outils de Conception Différentes familles de circuitintégrés Standard •Majorité des ventes de semiconducteur •Exemple de Athlon d’AMD: 22 millions de transistors, 650MHz interne, 200MHz externe, technologie 0.25µ , Prix 615$ (fin 2000) •Intel P4 55 millions, 2.2GHz, 400MHz, 0.13µ , Prix 565$ (jan 2002) ESME Outils de Conception Différentes familles de circuitintégrés ASIC •Conception onéreuse mais souvent obligatoire •Technologie 0.13µ sur wafer 8” • Plusieurs millions de transistors •Prix de piéce peut atteindre + 1,000$ ! ESME Outils de Conception Différentes familles de circuitintégrés Programmable •Remplace le prédiffusé •Technologie 0.18µ • 2 millions de portes, Exemple: Xilinx Virtex-E, XCV1000E, 660 E/S, 27 648 blocs logiques, 311MHz. XCV3200E performance double! •Prix : 16$ à 582$ pour 100,000 à 2 millions portes •Très à la mode ! ESME Outils de Conception Outils de conception pour les CIs • Obligatoire pour la conception •Prix souvent non négligeable •Vérification obligatoire avant lancement •Front-end commun, back-end différent •Sign-off par le fondeur dans le cas des Asics ESME Outils de Conception Outils de conception pour les CIs FPGA ASIC Graphique, HDL Testbenches, Stimulis Vérification Synthèse Taux de couverture obligatoire P&R contraintes ESME Cycle plus long P&R Fabrication programmation Test physisque Outils de Conception Implantation des circuits intégrés sub-micronique • La performance et les critères de timing deviennent très sensibles ( technologie 0.25µ et 0.13µ ) •La simulation fonctionnelle n’est plus suffisante •Les itérations entre le layout et la synthèse s’accroîssent •Le process de developpement nécessite des nouveaux outils ESME Outils de Conception Implantation des circuits intégrés sub-micronique Conception hérarchique et synthèse Floorplan Netlist de portes Contraintes de timings Bibliothèques timings Bibliothèques physique ESME Placeur/ Routeur contrôlé Sign-off - Fab Outils de Conception Implantation des circuits intégrés sub-micronique Source RTL Outil de synthèse Netlist VHDL ou Verilog Optimisation des timings Timing garanti pour chaque chemin Optimisation des surfaces Optimisation des interconnexions Placement des cellules correctement dimensionné Routage respectant les timings en contrôlant des espacements et des largeurs de métal GDSII ESME Outils de Conception Implantation des circuits intégrés sub-micronique Source RTL Floorplan HDL Routage global Synthèse et optimisation par bloc verification par preuve formelle Routage de cellule Synthèse Vérification de timing et DRC Layout P&R Vérification de EMC Floorplan blocs Sign-off GDSII Fab ESME Outils de Conception La Covérification • Conception système • Temps de conception limité • Adapté aux systèmes possédants un Asic ou FPGA avec un coeur de CPU ou DSP • Adapté aux sytèmes possédants un Asic ou FPGA en plus des CPU et DSP • Environnement lourd et difficile à mettre en oeuvre ESME Outils de Conception La Covérification Spécification IP Logiciels IP Matériels Algorithme Protocoles Standard DSP Coeurs RISC Coeurs DSP Focntions PCI,USB... Conception Système (Co-design) Partition Validée Logiciel Logiciel dédié Chaîne de conception C,C++ ESME Modules Soft IP Matériel Coeurs Blocs Matériel Hard IP dédié Co-vérification hard-soft Chaîne de conception HDL Outils de Conception Environnement de la covérification Co-design Logiciel embarqué Matériel embarqué Modèle CPU API Cartographie mémoire Débogueur logiciel C ou assembleur ESME Lien Modèles fonctionnels du logiciel applicatif Modèles fonctionnels de Bus Débogueur matériel C ou HDL Outils de Conception
