LE BUS PCI
publicité
LES BUS NUMERIQUES Bus parallèles Le bus PCI Cours_bus_PCI_0_02 1 LE BUS PCI Sommaire Première partie: Présentation Deuxième partie: Les signaux Troisième partie: Les échanges de données Quatrième partie: L ’Arbitrage Cinquième partie: Les transactions particulières Sixième partie: Les aspects électriques, timings Septième partie: Bridge PCI / PCI Huitième partie: L ’espace de configuration Neuvième partie: Les performances 2 LE BUS PCI 1ière partie: Présentation Sommaire - Repère Première partie: 1ière partie: Présentation 2ième partie: 3ième partie: 4ième partie: 5ième partie: 6ième partie: 7ième partie: 8ième partie: 9ième partie: Les signaux Les échanges de données L ’Arbitrage Les transactions particulières Les aspects électriques, timings Bridge PCI / PCI L ’espace de configuration Les performances Présentation Glossaire Historique L ’évolution vers le PCI • Le couplage direct • Connexion directe bufferisée • Connexion par bus local indépendant Le bus ISA Le bus EISA Le VL Bus La création du standard PCI et ses évolutions Le bus PCI: Concept et intérêts Aspects techniques Aspects économiques Les principales caractéristiques 3 LE BUS PCI 1ière partie: Présentation Glossaire Agent Arbitre Élément matériel relié au bus PCI. Élément matériel chargé de gérer les demandes d ’accès au bus des différents initiateurs. Physiquement, l ’arbitre peut être n ’importe où. Cible Aussi appelé Esclave ou Target Élément matériel uniquement capable de recevoir ou d ’émettre des données sur demande d ’un Initiateur Contrôleur d ’interruptions Logique chargée de reconnaître des interruptions et de gérer les échanges nécessaires Idle State État inoccupé du bus PCI Initiateur Aussi appelé Maître Élément matériel susceptible de prendre le bus pour gérer un échange IRQ Interrupt request Turn-around cycle Cycle mort noté sur les chronogrammes et nécessaire pour permettre d ’éviter des contentions sur certains signaux pouvant être drivés par plusieurs agents PCI 4 LE BUS PCI 1ière partie: Présentation Historique: L ’évolution vers le PCI; Le couplage direct Avantages: Inconvénients Facilité de mise en œuvre Faible coût Structure dépendante du processeur Peu de périphériques rapides Augmentation du taux d ’occupation du bus processeur Périphérique rapide Processeur Bus processeur 32 bits à 33 MHz Mémoire Centrale Cache Contrôleur de bus d'extension ISA Bus de données 16 bits à 8,33 MHz SCSI Vidéo Réseau local Lecteur disquettes Modem 5 LE BUS PCI 1ière partie: Présentation Historique: L ’évolution vers le PCI; connexion directe bufferisée Avantages: Inconvénients: Facilité de mise en œuvre Faible coût Augmente le nombre de périphériques rapides Processeur Structure dépendante du processeur Nombre de périphériques rapides toujours restreint Augmentation du taux d ’occupation du bus processeur Bus processeur 32 bits à 33 MHz Mémoire Centrale Cache Buffer Périph. 1 Périph. 2 Périph. 3 Contrôleur de bus d'extension ISA Bus de données 16 bits à 8,33 MHz SCSI Vidéo Réseau local Lecteur disquettes Modem 6 LE BUS PCI 1ière partie: Présentation Historique: L ’évolution vers le PCI; connexion par bus local indépendant Avantages: Inconvénient: Indépendance des périphériques par rapport au processeur Augmente le nombre de périphériques Pérennité de l ’architecture matérielle et logicielle Processeur Solution plus coûteuse Mémoire Centrale Bus processeur Cache Bridge Bus de local: PCI SCSI Vidéo Réseau local Contrôleur de bus d'extension ISA ....... Bus de données 16 bits à 8,33 MHz ....... ....... ....... ....... 7 LE BUS PCI 1ière partie: Présentation Historique: Le Bus ISA Défini par IBM Architecture Type couplage direct Asynchrone Utilisé pour les processeurs 8086 et 80286 Similitudes entre le 80286 et le bus ISA ISA TRES proches du bus 80286 Bus 16 bits Horloge: 8 MHz Fonctionnement à 0 wait state Performances: 2 à 3 Moctets/s Évolutions indispensables Augmentation des fréquences de fonctionnement des processeurs ISA nécessite le rajout de wait states Largeur de bus sur 16 bits requiert, pour les processeurs 32 bits, 2 transactions pour chaque échange 8 LE BUS PCI 1ière partie: Présentation Historique: Le Bus EISA Introduit en 1988 par les industriels du monde PC Architecture du type couplage direct Principales améliorations par rapport à ISA Largeur du bus sur 32 bits Le contrôleur de bus autorise des transactions avec les périphériques minimisant la charge du processeur EISA reste compatible du bus ISA Limitations La fréquence de fonctionnement est toujours de 8 MHz Architecture toujours très proche du processeur 9 LE BUS PCI 1ière partie: Présentation Historique: Le VL bus Annoncé en Décembre 1991, standard approuvé en Août 1992 Support: Industriels de la micro-informatique (périphériques vidéo) 2 implémentations: VL type A: VL type B: Connexion directe Connexion directe bufferisée Caractéristiques Type A Type B Performance (*) 132 MO/s 132 MO/s Pérennité Liée à la structure de bus 80386 / i486 Liée à la structure de bus 80386 / i486 Intégrité électrique Non définie par la norme Non définie par la norme Nb de périphériques 1 3 Modularité Aucune (périphérique Trois connecteurs MCA obligatoirement sur la carte mère) (*): uniquement en lecture par burst. Seulement 66 MO/s en écriture 10 LE BUS PCI 1ière partie: Présentation Historique: La création du standard PCI et ses évolutions Intel ne supporte pas le VL-Bus Intel propose le bus PCI à un groupe d ’industriels concurrents (IBM, Motorola, DEC, Apple…) Formation de PCI SIG Les versions: V1.0 éditée en Juin 1992 V2.0 éditée en Avril 1993 Bus 32 bits ou 64 bits V2.1 éditée début 1995 Fréquence de fonctionnement jusqu ’à 66 MHz V2.2 éditée en Décembre 1998 Pas d ’évolutions majeures Améliorations: • EMC • Fonctionnement faible tensions d ’alimentation • Éclaircissements de certains timings 11 LE BUS PCI 1ière partie: Présentation Concept et intérêts du bus PCI: Les aspects techniques Élément de base expliquant son succès: L ’indépendance par rapport au processeur au bus d ’extension (ISA, EISA, VME, voire Multibus) Faible consommation (tension d ’alimentation 3,3V) Standard ouvert aux évolutions Configurable par logiciel Arbitrage masqué Nombre de signaux limité 12 LE BUS PCI 1ière partie: Présentation Concept et intérêts du bus PCI: Les aspects économiques Supporté par toute l ’industrie informatique (résultats de R&D et know-how plus facilement accessibles) Pérennité à moyen terme assurée Ouverture vers le monde de l ’électronique embarquée et industrielle (normes PMC, CMC, Compact PCI [PICMG], PXI…) Moyens de test standards Marché du composant PCI très actif: Choix important Composants physiques et virtuels (IP pour FPGA et ASIC)) Pérennité des composants physiques très faible Nombreuses cartes µP, DSP, acquisition… disponibles avec bus PCI 13 LE BUS PCI 1ière partie: Présentation Les principales caractéristiques 4 types de bridges Bridge Host to PCI Bridge PCI to Standard Bus Bridge PCI to PCI Contrôleur I/O MPU + Dram + Cache Host PCI Bridge Graphics I/O Controler SCSI I/O Controler PCI Standard Bus Bridge PCI PCI Bridge ISA Card I/O Controler I/O Controler 14 LE BUS PCI 1ière partie: Présentation Les principales caractéristiques Hautes performances : Révision 2.0: 33 MHz 32 bits: 132 MOctets / s max (typique 90 MOctets / s) 64 bits: 264 MOctets/s max Révisions 2.1 et 2.2: 66 MHz 32 bits: 264 MOctets / s max 64 bits: 528 MOctets/s max Définition Bus parallèle Adresses / données multiplexé Bus synchrone Accès lecture / écriture en burst linéaire de longueur variable Control des vitesses de transfert par le maître et la target Supporte les configurations multi-maîtres Un agent peut être à la fois Initiateur et Cible Arbitre de bus Il est relié à tous les signaux d ’arbitrage des Initiateurs 15 LE BUS PCI 1ière partie: Présentation Les principales caractéristiques Faible nombre de broches : Boîtiers des composants PCI 32 bits faible coût 47 broches pour une target 49 broches pour un maître Configuration par logiciel Différentes opérations sur le bus: Arbitrage Accès en lecture Accès en écriture Interruptions 16 LE BUS PCI 1ière partie: Présentation Les principales caractéristiques Arbiter REQ# GNT# Master Master / Target Target Master / Target PCI Bus 17
