Transaction 1

PERI Master ACSI cours 5 - 1
Gestion des Périphériques
Année 2006 - 2007
(Transparents de F. Dromard)

PERI Master ACSI cours 5 - 2
Bus PCI
Peripheral Component Interconnect
Spécifié en 1992 par Intel et d’autres industriels
Révision 2.0 en avril 1993
Révision 2.1 au début 1995
Révision 2.2 en décembre 1998
Bus fond de panier
Indépendant du processeur utilisé
Performances intéressantes
Configuration par logiciel

PERI Master ACSI cours 5 - 3
Bus PCI
Caractéristiques générales
Multiplexé adresse / donnée
Mode rafale
Largeur 32 ou 64 bits
Synchrone à 33 MHz ou 66 MHz
Débit crête : 132, 264, 528 Mo/s
Bus multimaître
Moins de 50 signaux pour 32 bits
Contrôleur complexe

PERI Master ACSI cours 5 - 4
Bus PCI
Exemple de configuration processeur
cache
Pont hôte
Bus PCI 0
mémoire
Contrôleur
disques Contrôleur vidéo Contrôleur réseau
D1 D2 écran
Adaptateur
SCSI
Bus SCSI
Pont pci/pci
Bus PCI 1
Pont pci/ISA
Bus ISA

PERI Master ACSI cours 5 - 5
Bus PCI
Introduction au fonctionnement du bus PCI
Permet à deux agents de communiquer
Un maître avec une cible
Arbitrage centralisé
En parallèle avec les transferts
Chaque agent peut avoir la fonction de :
Maître seulement
Maître et Cible
Cible seulement