institut national polytechnique de grenoble these

INSTITUT NATIONAL POLYTECHNIQUE DE GRENOBLE
N° attribué par la bibliothèque
|__/__/__/__/__/__/__/__/__/__|
T H E S E
pour obtenir le grade de
DOCTEUR DE l’INPG
Spécialité : Micro et Nanoélectronique
préparée au laboratoire TIMA dans le cadre de
l’Ecole Doctorale d’« Electronique, Electrotechnique, Automatique,
Télécommunications, Signal »
présentée et soutenue publiquement
par
Jérôme QUARTANA
Le 20 décembre 2004
Titre :
CONCEPTION DE RESEAUX DE COMMUNICATION SUR PUCE
ASYNCHRONES : APPLICATION AUX ARCHITECTURES GALS
___________________________________
Directeur de Thèse : Marc RENAUDIN
__________________________________
JURY
M. Michel AUGUIN , Président
M. Paolo IENNE , Rapporteur
M. Lionel TORRES , Rapporteur
M. Didier MOULIN , Examinateur
M. Marc RENAUDIN , Directeur de thèse
M. Laurent FESQUET , Codirecteur de thèse

Cette thèse porte sur l'étude d'architectures de communication sans horloge pour la
conception de réseaux de communication asynchrones appliqués aux systèmes globalement
asynchrones et localement synchrones. Elle s'intègre également dans le cadre du développement
de l’outil de conception automatique de circuits asynchrones TAST (TIMA Asynchronous
Synthesis Tool).
L'importance des besoins de communication au sein des systèmes intégrés modernes
fait du réseau d'interconnexion un acteur majeur de la complexité et des performances de ces
systèmes. Parmi les nombreuses méthodologies de synchronisation de systèmes existantes, nous
montrons l'intérêt de choisir un réseau d'interconnexion sans horloge pour la communication des
systèmes globalement asynchrones et localement synchrones.
Nous développons dans ce manuscrit une méthodologie de conception d'un réseau
d'interconnexion qui utilise les propriétés d'excellente modularité des circuits sans horloge.
Nous découpons la construction de nos réseaux sur silicium asynchrones en quatre modules
majeurs : arbitrage, transport, routage et synchronisation. L'objectif de ce découpage simple est
de permettre à terme la synthèse automatique d'arbitres et de réseaux de communication sans
horloge dans l'outil de conception TAST. Les modules du réseau sont spécifiés en CHP, un
langage de modélisation de haut niveau adapté à la synthèse de circuits asynchrones. A travers
ces modélisations, nous mettons en relief l'importance des problèmes d'arbitrage et de
synchronisation entre les blocs du système. Nous présentons un système de communication qui
illustre cette méthodologie de construction de réseau par assemblage de modules et son degré
d'automatisation actuel.
Circuits asynchrones, architectures Globalement Asynchrones et Localement
Synchrones, réseaux de communication sur silicium, protocoles et interfaces de communication,
arbitrage, synchronisation, synthèse automatique de circuits asynchrones, modélisation en
langage de haut niveau.

This thesis tackles a research on self-timed communication architectures for the design
of asynchronous Networks-on-Chip (NoCs), dedicated to Globally-Asynchronous Locally-
Synchronous (GALS) systems. This study also takes part within the framework of the TIMA
Asynchronous Synthesis Tool (TAST) suite.
The needs for communication within modern Systems-on-Chip (SoCs) turns the
interconnect network into a major contributor of complexity and performances of these systems.
Among many existing methodologies adressing the problem of synchronization within SoCs,
this work demonstrates the advantages to choose an asynchronous interconnect network for the
communication of GALS systems.
This manuscript puts forward a design methodology for interconnect networks which
uses the modularity property of asynchronous circuits. We cut out the construction of our
asynchronous NoCs in four major modules: arbitration, transport, routing and synchronization.
The aim of this classification is to help the automatic synthesis of arbiters and of asynchronous
interconnect networks using TAST. The basic modules of these communication networks are
specified in CHP (Communicating Hardware Processes) language. CHP is a high-level
modelling language adapted to describe and to synthesize asynchronous circuits. Through these
modelling, the proposed methodology throws into relief arbitration and synchronization
problems between concurrent elements of the system. Also, a communication system case-study
is presented to illustrate the asynchronous NoC design methodology and its current automation
level.
Asynchronous circuits, Globally-Asynchronous Locally-Synchronous (GALS)
architectures, Networks-on-Chip (NoC), communication protocols and interfaces, arbitration,
synchronization, automatic synthesis of asynchronous circuits, high-level language modelling.

Bon, j’en ai du monde à remercier, en plus je suis bavard, alors c’est parti !!
Les travaux de cette thèse ont été réalisés au sein du laboratoire TIMA, sur le site Viallet de
l’Institut National Polytechnique de Grenoble. Je remercie son directeur Bernard Courtois pour son
accueil au sein de son laboratoire. Mes remerciements également à monsieur Pierre Gentil, directeur
de l’Ecole Doctorale EEATS, de m’avoir accueilli et conseillé pour démarrer ce chemin de croix que
fut cette thèse.
Je tiens à exprimer ici toute ma gratitude, mon profond respect et mon admiration pour les trois
personnes qui ont souffert à encadrer mes travaux. Ces personnes m’ont offert une confiance, un
soutien et une compréhension qui sont pour moi exemplaires.
Il s’agit de Marc Renaudin, mon directeur de Thèse, qui a accepté en 2000 de me prendre comme
stagiaire à la dernière minute, ignorant ce qui l’attendait. Et il a récidivé en acceptant de me prendre
ensuite en thèse !
Didier Moulin fut mon encadrant au cours de ma période passée chez STMicroelectronics. J’ai pu
apprécié avec quelle finesse politique il a su manœuvrer pour préserver son équipe au sein des remous
de l’entreprise. C’est un manager au meilleur sens du terme. Je regrette de n’avoir pu répondre aux
attentes professionnelles qu’il plaçait dans ces travaux de thèse.
Enfin Laurent Fesquet fut mon co-encadrant de thèse. En plus de m’avoir nourri, conseillé et
assisté avec une immense disponibilité, il m’a offert une amitié discrète et sincère qui m’est précieuse.
Je tiens à saluer ici sa femme et ses craquantes Iris & Clara.
Je vous remercie tous les trois du temps et de l’intérêt que vous m’avez accordé tout au long de
ces années. Quel que soit mon avenir professionnel, j’espère être à la hauteur de vos qualités
humaines.
Je remercie messieurs Lionel Torres, professeur au laboratoire LIRMM de Montpellier, et Paolo
Ienne, professeur et directeur du département d’Architecture des Processeurs à l’EPFL de Lauzanne,
qui ont accepté d’être les rapporteurs de mes travaux de thèse. Ma gratitude à monsieur Ienne pour les
circonstances précipitées dans lesquelles il a dû rapporter ces travaux.
Merci à Michel Auguin, Professeur au Laboratoire I3S de Nice, de m’avoir fait l’honneur de
présider mon jury de thèse.
Je remercie ces personnes pour l’intérêt et l’analyse avisée qu’ils ont porté sur mes travaux. Pour
reprendre mon mentor Jean-Baptiste (qui a fait beaucoup mieux en l’occurrence) : « Je suis
particulièrement redevable envers tous les membres du jury pour avoir accepté de se déplacer et de se
réunir à une date si tardive dans l’année et si proche des fêtes de Noël ».
Je remercie Pierre Delerue, Jean-Baptiste Rigaud, Anh-Vu Din-Duc, Salim Renane, Kamel
Slimani et Arnaud Baixas pour leur appréciable et agréable collaboration professionnelle et tout ce que
j’ai appris auprès d’eux. Je remercie aussi Pascale pour sa contribution à ma plus grande découverte
scientifique personnelle au cours de la thèse. Cette découverte récente (le 1
er
octobre 2004) a nécessité
un matériel de pointe : un ordinateur de bureau Dell tip top classe avec tous ses périphériques et un
téléphone portable Nokia très vieille génération avec son kit Piéton (oreillette et micro). Lorsque je
converse avec ledit kit et que je bouge le cordon ombilical qui relie le téléphone au micro et à
l'oreillette, le curseur de la souris sur l'écran de l’ordinateur se déplace aussi. Bon, toujours vers la
droite jusqu’à présent, mais je poursuis l’expérience.
Enfin ces remerciements s’adressent à tout les secrétaires et le personnel des ressources humaines
de FranceTelecomR&D et de STmicrolectronics tant à Crolles qu’à Grenoble, ainsi qu’au personnel
du CIME, aux administrateurs réseau et aux secrétaires du laboratoire qui ont tous toujours été d’une
grande disponibilité et d’une aide précieuse.