Stage de fin d`études en calcul haute

Stage de fin d’études en calcul haute performance (HPC)
Titre du stage : Augmentation du ratio flop/byte pour des algorithmes en CFD
Durée du stage : 6 mois (projet de fin d’études)
Localisation : Gentilly (94), société Eurobios
Rémunération : 1250 € brut/mois
Contact :
Joris Costes
[email protected]
01 49 08 57 63
Résumé de l’offre :
Eurobios est une PME d’une dizaine de salariés située à Gentilly. Depuis plus de dix ans la branche de
calcul scientifique d’Eurobios est spécialisée dans le transfert vers l’industrie de méthodes innovantes
qui ont fait leurs preuves dans le cadre de travaux de recherche.
Au cours de son projet de fin d’études, nous proposons que le/la stagiaire s’intéresse aux algorithmes
permettant de tirer profit de la puissance disponible sur les machines de calcul actuelles et à venir.
L’application industrielle visée est la simulation d’écoulements multi-phasiques, ce travail
commencera par une étude bibliographique et une évaluation des méthodes existantes en CFD
(Computational Fluid Dynamics) qui seront jugées pertinentes.
Contexte scientifique :
Dans les anciennes générations de processeurs, l’accroissement de la puissance de calcul était
principalement obtenu en augmentant la fréquence des processeurs. Cette augmentation de la
fréquence induisait inévitablement une augmentation de la puissance électrique consommée et il était
d’autre part nécessaire d’augmenter considérablement les capacités du système de refroidissement.
Cela a donc conduit à l’émergence de processeurs de fréquences moindres mais dont la puissance
continue d’augmenter, notamment grâce à l’augmentation du nombre de cœurs par processeur.
L’émergence de nouvelles architectures massivement parallèles, incluant un grand nombre de nœuds
eux-mêmes constitués de plusieurs processeurs, et potentiellement des co-processeurs « many cores »
(Xeon Phi d’Intel) et des GPU, est un enjeu de taille pour les industriels qui souhaitent conserver des
coûts de calcul et des délais raisonnables.
Si l’on considère que l’architecture des machines et les durées maximales admissibles des calculs sont
des contraintes fixées, il est nécessaire d’apporter une réflexion sur les modèles mathématiques utilisés
ainsi que sur leur implantation au sein de logiciels de simulation. L’efficacité des algorithmes permet
de réduire de manière significative les temps de calcul réduisant ainsi les durées des études et les coûts
de calculs, c’est donc est un élément stratégique de premier plan pour les industriels.
Certaines méthodes telles que la montée en ordre des schémas numériques ou des méthodes dites de
« time skewing » qui permettront d’augmenter l’intensité opératoire des algorithmes tout en tirant
profit de la mémoire disponible ont été identifiées comme potentiellement intéressantes.
Nous proposons par ailleurs d’évaluer l’efficacité des algorithmes introduits sur des machines cibles à
l’aide du modèle roofline. Apparue à Berkeley, cette méthode permet d’analyser les performances
d’un algorithme. Elle nécessite d’abord d’estimer l’intensité arithmétique de l’algorithme définie
comme le ratio flop/byte de l’algorithme, il s’agit du rapport des opérations réalisées et de la quantité
de données transférées de la mémoire vers le processeur.
La comparaison de ce rapport au ratio flop/byte de la machine calculé à partir de la bande passante
mémoire (byte/s) et de la puissance de calcul (flop/s) permet de déterminer si un algorithme est limité
par la bande passante mémoire ou la vitesse de calcul.