Organisation des ordinateurs Examen de seconde session 2015

Organisation des ordinateurs
Examen de seconde session 2015
Livres ferm´es. Dur´ee : 3 heures 1/2.
Veuillez r´epondre `a chaque question sur une feuille s´epar´ee sur laquelle figurent
nom, pr´enom et section. Soyez bref et concis, mais pr´ecis.
1. On demande de concevoir un circuit s´equentiel `a une entr´ee iet une sortie s,[6/20]
poss´edant le comportement suivant. Si ireste ´egal `a z´ero, le circuit produit la
valeur de sortie 0. Lorsque ivaut 1, le circuit produit pendant les trois p´eriodes
suivantes de l’horloge la s´equence de valeurs de sortie “1 ; 0 ; 1”. L’entr´ee iest
ignor´ee pendant la g´en´eration de cette s´equence. Apr`es la s´equence, la sortie
sprend la valeur 0 et le circuit attend `a nouveau que iredevienne ´egal `a 1.
A titre d’exemple, voici le comportement souhait´e du circuit pour un sc´enario
particulier (le temps ´evoluant de gauche `a droite) :
i0 0 00100001100110100· · ·
s? ? ?0010100101010100· · ·
2. (a) Comment le nombre −2n−1+ 1 se repr´esente-t-il sur nbits en valeur[2/20]
sign´ee, compl´ement `a un et compl´ement `a deux ?
(b) Calculer la repr´esentation du nombre −2−64 selon le proc´ed´e IEEE 754[1/20]
en simple pr´ecision. Cette repr´esentation est-elle exacte ou approxim´ee ?
(c) Quels sont les avantages de la repr´esentation par compl´ement `a deux par[1/20]
rapport aux autres proc´ed´es de repr´esentation de nombres entiers sign´es ?
3. (a) On souhaite construire un composant de m´emoire poss´edant 32 lignes[4/20]
d’adressage et 8 lignes d’entr´ee/sortie, tel que le premier quart de son
espace d’adressage contient des cellules de m´emoire vive, les trois autres
quarts ´etant vides. (En d’autres termes, une op´eration de lecture ou d’´ecri-
ture n’a aucun effet si elle porte sur une adresse situ´ee dans les trois
derniers quarts de l’espace d’adressage.)
Dessiner un sch´ema complet montrant comment construire ce composant,
`a partir d’un composant de m´emoire vive de votre choix. Note : La forme
des lignes de contrˆole des composants peut ˆetre librement choisie.
(b) Qu’est-ce qu’une transaction d’un bus ? Dans quel but les transactions[1/20]
doivent-elles ˆetres signal´ees ?
4. Ecrire un programme assembleur 80x86 capable de calculer la somme des carr´es[5/20]
des nombres entiers de 1 `a n, pour n≥1, les nombres ´etant repr´esent´es sur
16 bits. La valeur de nest initialement fournie dans AX, et le programme doit
retourner son r´esultat dans ce mˆeme registre. Les d´epassements arithm´etiques
doivent ˆetre d´etect´es et signal´es par un r´esultat ´egal `a 0.
1

Annexe 1 : Modes d’adressage des instructions 80x86
MOV
Op.1 Op.2 Op.1 Op.2
rαrαrαpα
mαrαrαiα
rαmαpαiα
pαrαmαiα
XCHG
Op.1 Op.2
rαrα
mαrα
pαrα
rαmα
rαpα
PUSH
Op.1
r16
m16
i16
POP
Op.1
r16
m16
ADD, SUB, AND, OR, XOR, CMP
Op.1 Op.2 Op.1 Op.2
rαrαrαpα
mαrαrαiα
rαmαpαiα
pαrαmαiα
r16 i8 p16 i8
m16 i8
INC, DEC, MUL, NOT
Op.1
rα
mα
pα
JMP, LOOP, CALL
Op.1
i16
r16
m16
p16
r= registre, i= imm´ediat, m= direct, p= indirect ou indirect index´e, α= 8 ou
16.
Annexe 2 : Instructions de saut conditionnel
Instr. Condition de saut
JE Op1 =Op2
JNE Op1 6=Op2
JG Op1 >Op2 (valeurs sign´ees)
JGE Op1 ≥Op2 (valeurs sign´ees)
JL Op1 <Op2 (valeurs sign´ees)
JLE Op1 ≤Op2 (valeurs sign´ees)
JA Op1 >Op2 (valeurs non sign´ees)
JAE Op1 ≥Op2 (valeurs non sign´ees)
JB Op1 <Op2 (valeurs non sign´ees)
JBE Op1 ≤Op2 (valeurs non sign´ees)
2