Etude et Implémentation sur carte FPGA d`un Algorithme de

SETIT 2009
5th International Conference: Sciences of Electronic,
Technologies of Information and Telecommunications
March 22-26, 2009 – TUNISIA
- 1 -
Etude et Implémentation sur carte FPGA d’un
Algorithme de Formation Numérique de Lobes pour
un Réseau d’Antennes Circulaire Uniforme
Ali ABBADI*, Jugurtha OUKSILI*, Toufik MABED* et Boualem MAGAZ*
* Centre de recherche et de développement, Alger, Algérie
[e-mail]
[e-mail]
[e-mail]
[e-mail]
Résumé: La formation numérique de lobes d’antennes (FCC) est une technique de combinaison des signaux reçus par
chaque antenne élémentaire omni directionnelle composant un réseau d’antennes pour former un diagramme de
rayonnement directionnel. En utilisant cette technique nous pouvons balayer électroniquement l’espace d’observation
sans faire tourner physiquement l’antenne. Dans cet article, nous proposons une approche d’implémentation d’un
algorithme de formation numérique de lobes pour un réseau d’antennes circulaire uniforme (UCA) en utilisant une carte
de développement FPGA de type Virtex-II™ V2MB1000. La description de la géométrie de l’antenne et l’algorithme de
formation de lobes sont présentés. L’architecture de l’approche d’implémentation, les contraintes et les résultats
d’implémentation sont discutés.
Mots clés : Réseau d’antennes, Réseau circulaire uniforme, Formation de lobes, FPGA, Implémentation et Radar.
INTRODUCTION
Un réseau d’antennes circulaire uniforme (UCA)
concentre sa puissance d’émission Pt dans une
direction privilégiée par la maximisation de l’intensité
de champ émis U dans cette direction [EBE 04].
Seulement avec les antennes UCA, qu’on peut avoir le
même diagramme de rayonnement dans toutes les
directions de 0° à 360° [EBE 04].
La formation numérique de lobes d’antennes
(FCC) est une technique de combinaison des signaux
reçus par chaque antenne élémentaire omni
directionnelle pour former une antenne directionnelle.
En utilisant cette technique nous pouvons balayer
électroniquement l’espace d’observation sans faire
tourner physiquement l’antenne. Dans les systèmes
télécommunications, la formation de lobes est utilisée
pour diriger le lobe d’antenne dans la direction du
signal source (cible) tout en réduisant l’influence des
signaux d’interférences pour améliorer la qualité de
communication [LAU 02].
Dans les applications de détermination de la
direction d’arrivée, la formation de lobes est utilisée
pour pondérer une antenne élémentaire vis-à-vis des
autres pour déterminer la direction d’arrivée du signal
de la cible [LAU 02].
Dans ce travail, nous proposons une approche
d’implémentation d’un algorithme de formation de
lobes pour une antenne UCA en utilisant une carte
FPGA Virtex-II™ de type XC2V1000-4fg456C.
La description de la géométrie de l’antenne et
l’algorithme de formation de lobes sont présentés dans
les sections 1 et 2 respectivement. Dans la section 3,
nous présentons l’architecture d’implémentation de
l’algorithme de formation de lobes pour un réseau
UCA. Les résultats de simulation de l’UCA et
d’implémentation de FCC sont discutés dans la section
4.
1. Les Réseaux circulaires uniformes
(UCA)
Nous considérons un réseau circulaire uniforme,
UCA, de huit (m=8) antennes omnidirectionnelle. Ces
éléments d’antennes omnidirectionnelles montées
équidistants sur un mat, espacé d’une distance d. Ces
éléments sont alignés sur un cercle de rayon r0 dans le
plan (xy) comme l’indique la figure 1.

SETIT2009
- 2 -
Figure 1. Réseau circulaire uniforme UCA
La position angulaire de la i
ème
antenne sur le
cercle, déterminée par sa phase associée, est donnée
par l’équation (1) dans [EBE 04]:
=Φ m
i
i
π 2
, i=1, …, m (1)
Et le rayon r
0
, déterminé par géométrie, est donné
par l’équation (2):
=
m
d
r
π
sin2
0
(2)
Pour éviter toute sorte d’ambiguïté, nous avons
choisi d=λ/2, et par conséquent le réseau est formé de
m éléments uniformément espacés, sur un cercle de
rayon :
=
m
r
π
λ
sin4
0
(3)
Vu la définition du réseau uniforme, les éléments
sont excités par des quantités :
(
)
iii
jIw ϕ exp = (4)
Avec des amplitudes de courants égaux I=I
1
=…=I
m
.
Pour le calcul du diagramme de rayonnement de
cette antenne, nous utilisons la fonction caractéristique
générale de l’antenne réseau circulaire uniforme
donnée par l’équation (5).
( ) ( )
∑
=
+Φ−Φ ∝
m
i
iiUCA
m
jAF
1
cossin
sin2
exp ϕθ
π
π
(5)
Avec : Ф
i
l’angle associé au i
teme
élément,
Ф
0
la direction de pointage,
φ
i
la phase d’excitation.
La valeur maximale du facteur de réseau est égale
à m pour :
( ) ( )
ii
m
Φ−Φ −=
00
cossin
sin2
θ
π
π
ϕ
(6)
2. Algorithme de formation de lobes
La formation de lobes est une technique de filtrage
spatiale, qui utilise les sorties d’un réseau de capteurs
pour préserver l’amplitude du signal dans la direction
des cibles en présence du bruit et des interférences
directionnelles, comme le montre la figure 2.
Figure 2. Principe de base de processus de formation
de lobes
La sortie de formateur de lobes est acquise en
appliquant un vecteur de pondération, w
i
, sur les m
signaux, x
i
, reçus par le réseau. Les sorties pondérées
sont combinées pour avoir le maximum d’amplitude
dans la direction de la cible, comme le montre la
figure 3.
Figure 3. Le diagramme fonctionnel de processus de
formation de lobes
Les pondérations pour chacun des m éléments
constitutifs d’un réseau UCA orienté vers une
direction désirée Ф
i
peuvent être déterminées par :
( )
ii a
M
wΦ= 1
(7)

SETIT2009
- 3 -
Dans la figure 4, la réponse du processus de
formation de lobes pour une antenne réseau à
configuration circulaire uniforme UCA est
représentée, pour un lobe orienté vers une direction
désirée de 45°.
Figure 4. Réponse de formateur de lobes orienté dans
la direction Ф=45°
La figure 5, représente les valeurs maximales du
gain pour un balayage de la direction de pointage de
0° à 360°.
Figure 5. Gain max pour un balayage de l’angle de
pointage Ф
0
de 0 à 360°
Nous observons que le maximum est égal à huit
(08) (nombre des éléments de réseau excités par un
courant unitaire) et il est situé pour des positions de
phase des éléments de l’antenne.
3. Implémentation sur FPGA
Dans cette section, nous présentons l’architecture
d’implémentation de l’algorithme de formation
numérique de lobes sur FPGA en utilisant la carte
Virtex-II V2MB1000 [XIL 02].
Le programme est écrit en langage VHDL et synthétisé
en utilisant le logiciel ISE de Xilinx, où la cible
d’implémentation est le circuit FPGA Virtex-II™
XC2V1000-4fg456C.
Le programme est partagé sur trois parties,
l’acquisition, la multiplication complexe, la
sommation et l’extraction de l’amplitude et la partie
stockage, comme l’indique la figure 6.
Figure 6. Schéma d’approche d’implémentation du
formateur de lobes
En exploitant la caractéristique de symétrie dans les
pondérations, issue du fait que le réseau d’antennes est
circulaire, l’architecture du formateur de lobes sera :
Figure 7. Schéma d’approche optimale
d’implémentation du formateur de lobes
Cette architecture permet la réduction de nombre
opérations à 4 multiplieurs et 7 additionneurs
complexes.
Pour faciliter le contrôle de l’architecture de formateur
de lobes implémentée, nous avons utilisé des astuces
de reconfigurabilité pour avoir une architecture
flexible [ABD 07]. Dans l’architecture proposée, la
modification de toutes les constantes, comme les
vecteurs de pondération et le nombre de bits
représentatifs des signaux, sont fait dans un package
nommé constants (constants.vhd) et déclarées comme
générique dans le programme principale et tous les
sous-programmes. Les opérations élémentaires telles
que l’addition, la soustraction et multiplication sont
réalisées par des cores prédéfinis appelés IP cores
(Intellectual Property) offerts par le core generator de
logiciel ISE7.1i. L’extraction de la sortie en amplitude
est faite en utilisant le CORDIC IP cores.
y
n
x
n1
∑
∑
∑
x
n5
W
1
W
2
W
3
W
4
∑
x
n2
∑
x
n6
x
n3
∑
x
n7
x
n4
∑
x
n8
y
n
W1 W2
x
n1
W3 W4 W5 W6 W7 W8
∑
∑
∑
∑
∑
∑
∑
x
n2
x
n3
x
n4
x
n5
x
n6
x
n7
x
n8

SETIT2009
- 4 -
4. Résultats et discussion
Le logiciel Modelsim 6.1d est utilisé pour la
simulation de l’implémentation de l’algorithme de
formation de lobes proposé. Le vecteur de pondération
complexe d’antenne est obtenu par simulation sous
logiciel Matlab 7.1b selon la configuration UCA. Huit
(08) signaux synthétiques complexes générés par
Matlab ont été utilisés comme signaux reçus par
l’antenne réseau dans la simulation avec Modelsim.
Pour vérifier le fonctionnement de l’algorithme de
formation de lobes, nous avons généré huit (08)
signaux aléatoires complexes codés sur 8 bits qui
suivent une loi gaussienne de moyenne nulle et de
variance unité. Ces signaux représentent les échos de
cibles reçus par chaque antenne élémentaire. Le
scénario est sous l’hypothèse de présence d’une seule
cible à une direction de 45° avec un rapport
signal/bruit de 10dB.
La figure 8 représente les résultats de simulation
temporelle d’implémentation de l’algorithme de
formation de lobes sur FPGA de type XC2V1000-
4fg456.
Figure 8. Résultats de simulation temporelle.
Nous observons que la cible apparaît bien dans le
signal de sortie.
Le Tableau 1 résume les ressources hardware
consommées par le circuit réalisé de l’approche
d’implémentation proposée.
Tableau 1. Les ressources consommées par le circuit
FPGA réalisé
Nous observons aussi, dans la figure 8, que le temps
de simulation est de 0.016ms pour une horloge FPGA
de 50MHz. Ce temps représente le temps nécessaire
pour traiter 800 échantillons.
5. Conclusion
Dans ce travail, nous avons proposé une approche
d’implémentation d’un formateur numérique de lobes
pour un réseau circulaire uniforme sur une carte de
développement FPGA de type Virtex-II™ V2MB1000
dotée d’un chip de type XC2V1000-4fg456C.
La description de la géométrie de réseau UCA et
l’algorithme de formation de lobes a été présentée.
L’exploitation de la caractéristique de symétrie des
pondérations pour un réseau UCA a permet de réduire
le nombre d’opérations et donc de ressources
consommées par le circuit FPGA réalisé.
L’approche d’implémentation proposée nécessite 16µs
pour le traitement des signaux reçus de 800
échantillons. Les ressources utilisées par le circuit
FPGA réalisé représente 20% des ressources global de
la cible FPGA de type XC2V1000-4fg456C.
R EFERENCES
[ABD 07] Abdelaziz. M.E.M, A. Abbadi, B. Magaz,
M. Hamadouche, “FPGA Matched Filter
Implementation Based on Pulse Compression”,
Proc. International Radar Symposium, Cologne,
Germany, 05-07 September 2007, pp. 591-595.
[EBE 04] Eberspacher Jorg, “Ad Hoc Networking
with Beamforming Antennas: Modeling,
Visualization and Connectivity”, Phd thesis,
Technische Universit at Munchen, Germany,
2004.
[LAU 02] Lau Buon Kiong, “Application of Adaptive
Antennas in Third-Generation Mobile
Communication Systems”, Phd thesis, Curtin
University of technology, Australia, November
2002.
[XIL 02] “Virtex-II™ V2MB1000 Development Board
User’s Guide”, Xilinx, Inc. December 2002.