Conception et optimisation des oscillateurs à 2.5 GHz à très
publicité
Conception et optimisation des oscillateurs à 2.5 GHz à très faible consommation de puissance Imen GHORBEL, Fayrouz HADDAD and Wenceslas RAHAJANDRAIBE Laboratoire IM2NP, Institut Matériaux Microélectronique Nanosciences de Provence UMR CNRS 7334, Aix-Marseille Université Technopôle de Château Gombert 13453 MARSEILLE Cedex 13, France E-mail : [email protected] Résumé La conception d’un oscillateur radiofréquences (RF) performant est devenue de plus en plus difficile à cause de l’évolution des exigences des standards de communication et essentiellement en termes de faible coût, faible consommation, forte intégration, etc. Il s’avère donc nécessaire de mettre en place une méthodologie de conception d’oscillateurs RF et une approche d’optimisation de leurs performances afin de respecter ces diverses contraintes. Dans ce travail, deux topologies d’oscillateurs contrôlés en tension (VCO) RF utilisant deux techniques de réduction de la consommation sont étudiées. Les deux techniques utilisées sont la réutilisation de courant et le fonctionnement en régime sous le seuil. Une approche d’optimisation permettant d’améliorer les performances en termes de consommation, de bruit de phase et de plage de variation de fréquence est présentée. Deux oscillateurs ont été conçus et simulés sous l’environnement cadence en utilisant le simulateur Spectre-RF. Les résultats de simulation montrent une très basse consommation de puissance et valident donc l’efficacité de l’approche d’optimisation. Cependant, la plage de variation de fréquences est faible. Donc, il y a un compromis à faire entre plage d’accord en fréquence et la consommation de puissance. Ce qui nous a amené à proposer un organigramme présentant l’impact des différents éléments constitutifs du VCO sur ses performances, et par la suite permettant de faciliter le choix optimal de la structure d’oscillateur selon les contraintes des diverses applications. 1. Introduction Actuellement dans le domaine des radiofréquences, la tendance actuelle du marché s’oriente vers l'utilisation des oscillateurs autonomes pendant une longue durée. Vu que la fiabilité de ces circuits est directement liée à la consommation de puissance, il est nécessaire de développer des oscillateurs performants, peu encombrants qui consomment des très faibles énergies. Une attention particulière devra être portée à l’optimisation de la puissance. Certains concepteurs de circuits intégrés RF ont proposé des structures optimisées des VCOs. Dans ce contexte, deux techniques sont apparues dans la littérature. La première technique consiste à utiliser la configuration de réutilisation de courant [1,2]. La deuxième technique consiste à réduire la tension d’alimentation. Cependant, bien que cette technique s’avère une approche très intéressante pour réduire fortement la puissance dynamique et statique, elle exige l’utilisation des transistors en région sous le seuil (subthreshold), qui présente une forte sensibilité aux variations PVT [3.4]. Cette minimisation de la puissance a un impact direct sur le bruit de phase de l’oscillateur. Il y a toujours la contrainte de ce bruit qui incite à consommer plus d’énergie. Dans ce travail, Le compromis consommation de puissance et bruit de phase a été mis en avant. Le premier objectif de ce travail sera consacré à l’étude et la comparaison deux oscillateurs utilisant deux différentes techniques pour la réduction de consommation. Le deuxième objectif consiste à concevoir ces deux oscillateurs sous l’environnement Cadence, en satisfaisant les contraintes de conception d’un VCO tels que le bruit de phase, l’excursion du signal de sortie et la plage de variation de la fréquence (Tuning range). Le dernier objectif sera consacré à trouver une méthodologie de conception et une approche d’optimisation permettant de faciliter le choix optimal de la structure de l’oscillateur et les éléments constitutifs de ce dernier, en tenant compte des différentes contraintes imposées par le standard. 2. Contraintes de conception du VCO Les performances des VCOs sont étroitement liées à leurs caractéristiques. Elles sont notamment caractérisées par la fréquence d'oscillation, la plage de variation de la fréquence « Tuning range », la consommation d’énergie le bruit de phase et la surface [5]. Etant donné qu’il y a une forte relation entre ces caractéristiques, reprenons donc les principales contraintes avec les différents éléments d’un VCO-LC représentés sur la figure 1. Résonateur LC Contraintes Fréquence Inductance VCO Puissance Bruit de phase Varactors Surface Eléments Active Blocs Plage de variation de fréquence Figure 1 : les contraintes de conception et les différents éléments d’un VCO-LC Un oscillateur LC est composé d’une partie active et d’un élément passif (résonateur) tels que l’inductance et le varactor, qui sont des éléments clés de l’oscillateur contrôlé en tension [6]. La partie active permet la compensation des pertes du résonateur en fournissant une résistance négative. La valeur absolue de cette résistance négative doit être égale ou supérieure à la résistance parasite du résonateur afin de maintenir la condition d’oscillation. Pour satisfaire les contraintes de la conception du VCO, il est nécessaire d’optimiser les paramètres étant donné qu’ils sont étroitement liés. paires croisées de la topologie différentielle classique. Afin de réduire la consommation, cette technique attire le courant de l'alimentation DC pour une seule moitié de cycle : au cours de l'alternance positive de la sortie, les deux commutateurs M5 (PMOS) et M6(NMOS) sont fermés. Durant cette période, le courant généré par l’alimentation DC traverse le résonateur pour charger la capacité jusqu’à la capacité équivalente du varactor [6]. Pendant la demi-période suivante, les interrupteurs MOS sont ouverts. Cette période présente la phase de décharge du résonateur 3.2. Topologie d’un VCO en régime subthreshold 3.Topologies des oscillateurs 3.1. Topologie de la réutilisation de courant La figure 2.a présente la structure différentielle double paire croisée CMOS, cette topologie est composée d’une paire croisée PMOS (M1 et M2) et d’une paire croisée NMOS (M3 et M4). La résistance négative équivalente de ces transistors permet de compenser les pertes associées au circuit résonnant. Pendant l'alternance positive de signal de sortie, les deux transistors M1 et M4 sont considérés comme des interrupteurs fermés, tandis que M3 et M4 sont considérés comme des interrupteurs ouverts. Par contre, pendant la demi-période suivante, le courant est opposé. Les deux transistors M2 et M3 sont fermés et les autres transistors M1 et M4 sont ouverts [7]. La topologie classique CMOS représente une autre configuration [8.9]. Cette configuration est appelée la réutilisation de courant et présentée dans la figure2.b. Vdd Vdd M1 M2 M5 Vdd L Cvar L’utilisation d’une tension d’alimentation VDD très basse, de l’ordre de quelques centaines de millivolts, s’avère une approche très intéressante. L’idée est de réduire fortement la tension d’alimentation de telle sorte qu’elle devient inférieure ou égale à la tension de seuil VTH et la tension grille-source VGS est inférieure à la tension de seuil VTH. Dans ce cas, le courant drain source IDS est très faible mais différent de zéro, les transistors MOS fonctionnent en régime subthreshold [10]. Dans ce régime de fonctionnement, les transistors exposent une forte valeur de transconductance, qui est liée d’une façon exponentielle à VGS. Cela implique, une sensibilité aux variations de Processus, de Tension et de la Température (PVT). La figure 3.a présente la structure simple paire croisée NMOS. Cette topologie est mieux adaptée et sollicitée dans les régimes subthreshold. Afin d’améliorer l'immunité du VCO aux variations PVT, un circuit d’adaptation de polarisation a été ajouté [3]. L'idée est de détecter l'amplitude du signal de sortie et de polariser de nouveau la cellule de la transconductance négative. En fonction de l'amplitude du signal de sortie, la polarisation de la transconductance est commandée automatiquement de telle sorte que l’oscillateur maintien son oscillation dans des conditions défavorables [3]. L Cvar Cvar Cvar Vdd Vctrl Cvar Cvar Vctrl Vctrl M3 M4 Cvar Cvar M6 M5 M6 Vctrl (a) (b) C2 M2 M1 M4 M3 Figure 2 : Schéma d’un VCO (a) différentielle double paire croisée (b) avec la technique de réutilisation de courant L’idée c’est de modifier la structure classique de manière que le courant d’un demi-cycle est réutilisé dans un autre demi-cycle. Cette approche utilise deux transistors de commutation (NMOS et PMOS) opérant en même temps dans le régime triode. Ces deux transistors croisés couplés en série avec le résonateur génèrent une résistance négative suffisante, qui élimine également les (a) (b) Figure 3 : Schéma d’un VCO (a) simple paire croisée NMOS (b) avec la technique de détection d’amplitude 3.3. Approche d’optimisation Pour les deux topologies, la même approche d’optimisation a été suivie. Dans le but d’améliorer les performances des oscillateurs, il est nécessaire de connaître l’impact de chaque élément sur les contraintes de base (Consommation de puissance, plage de variation de fréquence, bruit de phase et occupation de surface). Dans ce contexte, la figure.4 illustre l’impact des différents éléments sur les spécifications de conception. Le processus d’optimisation consiste à la minimisation du bruit de phase et de la consommation de puissance tout en répondant aux différentes contraintes de conception. La première étape de l’optimisation consiste à choisir une valeur d’inductance adéquate avec une résistance série minimale et un facteur de qualité maximal à la fréquence de travail. Une faible résistance série ainsi que des pertes du substrat réduites améliorent le facteur de qualité. Spécifications de la conception d’un VCO Puissance Surface Bruit de phase plage de variation de fréquence Impact Inductance Spirale Partie active (Transistors) Dans le but de choisir le dimensionnement optimal des transistors MOS permettant la minimisation de bruit de RF-MOSFET, une étude a été faite. Le bruit d’un transistor est lié directement à la résistance Rg (la résistance de grille), donc on cherche à la minimiser. La minimisation de cette résistance passe par le choix d’un nombre de doigt maximal NF qui permet de diminuer le bruit additif à 1MHz de la porteuse. Les transistors multidoigts ont été utilisés dans ce travail 4. Résultats de simulation Deux oscillateurs différents ont été conçus, en utilisant la technologie CMOS 0.13 μm de ST : l’oscillateur utilisant la technique de réutilisation de courant (Figure.2.b) et l’oscillateur simple paire croisée NMOS (Figure.3.b). Les simulations ont été réalisées sous l’environnement Cadence, en utilisant le simulateur Spectre-RF. Le facteur de mérite est un paramètre très important pour comparer les performances en bruit de phase des oscillateurs. Il permet de comparer les oscillateurs en normalisant le bruit de phase par rapport à la fréquence d’oscillation et à la puissance consommée .Il se calcule à l’aide de l’équation suivante [11] FOM L f 10 log( PDC (mW )) 20 log( Varactors Blocs Figure 4. Impact des différents éléments sur les spécifications de conception L’utilisation d’une forte valeur d’inductance permet de diminuer les pertes résistives, ce qui permet de diminuer la consommation du VCO. Cependant, l’augmentation de la valeur de l’inductance est limitée par sa fréquence de résonance, qui doit être suffisamment élevée par rapport à la fréquence d’oscillation. La deuxième étape de l’optimisation, après le choix de la valeur de l’inductance, consiste à optimiser et choisir les paramètres géométriques de l’inductance tels que le nombre de tours N et la largeur de piste W. On voit donc que le choix optimal d'une inductance est complexe et dépend fortement de la technologie. Concernant le varactor, il présente un composant incontournable constituant les oscillateurs, qui permet de faire varier la fréquence, en changeant la tension de commande appliquée à ses bornes. Un varactor de qualité est caractérisé par un facteur de qualité maximal à la fréquence d’utilisation et un rapport Cmax/Cmin maximal, assurant ainsi une plage de fonctionnement la plus large possible. Il existe deux types de varactors intégrables (diode varactor et varactor MOS). Dans ce travail, la diode varactor a été choisie pour avoir un bon compromis entre la plage de variation (Tuning range) et le facteur de qualité. Ce type de varactor est paramétrable grâce à la longueur et au nombre de barreaux P+. En effet, pour privilégier une grande variation de capacité, il faut augmenter la largeur des barreaux. A l’inverse, une diminution de largeur des barreaux P+ privilégie la bande de variation. Dans notre cas, nous avons privilégié le facteur de qualité. Fosc ) Foffset (1) Tableau1. Résultats de simulation de l’oscillateur utilisant la technique de réutilisation de courant Tension alimentation (V) 1V Puissance statique 164μW Puissance dynamique 267μW Bruit de phase @1MHz -114 dBc/Hz Fréquence d’oscillation 2.54Ghz Plage de variation 2 to 2.54 GHz Valeur crête à crête 890mV FOM -188dBc/Hz Tableau2. Résultats de simulation de la topologie simple paire croisée NMOS en régime sous le seuil Tension alimentation (V) 0.31V Puissance statique 66 μW Puissance dynamique 136 μW Bruit de phase @1MHz -114.4 dBc/Hz Fréquence d’oscillation 2.54Ghz Plage de variation 2.39 to 2.54 GHz Valeur crête à crête 580mV FOM -191.1 dBc/Hz Les résultats de simulation présentés dans le tableau 2 montrent de bonnes performances en termes de bruit de phase et de consommation. Pour une tension d’alimentation de 0.31 V, le VCO en régime sous le seuil présente, une puissance dynamique consommée de 136 μW, une puissance statique de l’ordre de 66 μW et , un bruit de phase de -114.4 dBc/Hz à 1 MHz de la porteuse et un facteur de mérite de -191.1 dBc/Hz. Cependant, la fréquence varie de 2.39GHz à 2.54GHz, en changeant la tension de contrôle de 0 jusqu’à 0.31V, donc une faible plage de variation de fréquence. La première structure de VCO présente une plage de fréquence plus large, elle est de l’ordre de 540MHz. Cependant, la puissance dynamique et la puissance statique sont doublées comme le montre le tableau1. Nous pouvons déduire à partir de ces résultats de simulation l’efficacité de ces deux topologies. Le choix de la structure de l’oscillateur présente un véritable défi dû à l’évolution des exigences des standards de communication. Les concepteurs des oscillateurs cherchent à atteindre des performances optimales tout en minimisant les délais de conception ; ceci n’est réalisable qu’à travers une méthodologie de conception. Dans ce contexte, le tableau3 présente une comparaison entre les deux oscillateurs et il permet de trouver la conception optimale d’un tel oscillateur pour une telle application. Ceci nous permettra de choisir directement la topologie optimale tout en minimisant les délais de conception. Tableau3. Comparaison de principales spécifications des deux topologies Inductance Varactors Pertes Résistives Pertes Résistives Facteur de qualité Facteur de qualité Transistors Résistance Rg Bruit Impact Puissance Montée en fréquence Réutilisation de courant Tuning Range Bruit de phase Régime sous le seuil Figure 5. Organigramme de conception L’organigramme présenté dans la figure.5 permettant d’une part de faciliter le choix de l’oscillateur selon les contraintes de diverses applications, et d’autre part de mettre en évidence l’influence de certains paramètres de l’oscillateur sur le bruit de phase et la consommation. Par exemple, le facteur de qualité de l’inductance et des varactors ainsi que le bruit des transistors MOS influencent le bruit de phase. 5.Conclusion Topologies des oscillateurs Spécifications Réutilisation de courant Régime sous le seuil Puissance ++ +++ Bruit de phase ++ ++ Plage de variation ++ - Valeur crête à crête +++ ++ Montée en fréqeunce +++ + On peut citer comme exemple, pour une application exigeante en termes de montée en fréquence et de plage de variation de fréquence, la technique de réutilisation de courant est mieux adaptée et sollicitée. Cependant, pour une application trop faible consommation, la deuxième technique est la mieux sollicitée. Ce travail porte sur la comparaison des techniques de réduction de puissance et l’exposition des différentes contraintes de la conception des VCO-RF. Ceci afin d’atteindre les performances envisagées, ce qui n’est réalisable qu’à travers une étape d’optimisation. Une approche d’optimisation a été présentée et appliquée. Les deux oscillateurs ont été conçus et simulés sous cadence, en utilisant le simulateur Spectre-RF. Nous avons alors pu constater que les résultats de simulations montrent de bonnes performances et que l’utilisation d’une faible tension d’alimentation s’avère extrêmement la technique la plus efficace en termes de consommation de puissance dynamique et statique. Cependant, la plage de variation de fréquence est faible. Donc, il y a un compromis entre la plage de variation de fréquence et la consommation de puissance. Ce qui nous a donc amené à nous intéresser à la présentation un organigramme permettant de résumer l’impact des différents éléments constitutifs de VCO et de faciliter le choix optimal de la structure de l’oscillateur, pour des contraintes données. Références [1] [2] [3] J. Jung, et al., “Compact sub-1mW low phase noise CMOS LCVCO based on power reduction technique”, Microwave Symposium Digest (MTT), IEEE MTT-S International, June 2011, pp. 1–4. Chin-Lung Yang and Yi-Chyun Chiang, “Low Phase-Noise and Low-Power CMOS VCO Constructed in Current-Reused Configuration”, IEEE microwave and wireless components letters, vol. 18, no. 2, Feb 2008. Dongmin Park, SeongHwan Cho “Design Techniques for a LowVoltage VCO With Wide Tuning Range and Low Sensitivity to Environmental Variations”, Microwave Theory and Techniques, IEEE Transactions on , vol. 57, no. 4, april 2009, pp. 767 – 774. [4] Hanil Lee, Saeed Mohammad, “A Subthreshold Low Phase Noise CMOS LC VCO for Ultra Low Power Applications”, IEEE microwave and wireless components letters, vol. 17, no. 11, Nov.2007, pp. 796 – 798. [5] P. Pereira et al, “Optimal LC-VCO design through evolutionary algorithms” Analog Integrated Circuits and Signal Processing ,Vol78, January 2014, pp. 99-109. [6] M. R. Basar and F. Malek, “A Low Power 2.4-GHz Current Reuse VCO for Low Power Miniaturized Transceiver System”, Electronics Design Systems and application, IEEE International Conference, Nov 2012, pp. 230 – 233. [7] Meng-TingHsu et al, “ Design of Sub-1mW CMOS LC VCO based on current reused topology with Q-enhancement and bodybiased technique, Microelectronics Journal, vol 45, 2014, pp. 627–633 [8] C. Hsuan, et al, “ Low Power Current-reused Voltage-Controlled Oscillator with Optimum Source Damping Resistors”, Electron Devices and Solid-state Circuits, IEEE International Conference, Dec 2007,pp. 1017-1020. [9] Meng-Ting Hsu, et al “Design of low phase noise and low power modified current-reused VCOs for 10 GHz applications”, Microelectronics Journal, vol. 44 , Feb 2013, pp. 145–151. [10] D. Fathi, A. G. Nejad “Ultra-Low Power, Low Phase Noise 10 GHz LC VCO in the Subthreshold Regime”, scientific research journal , Circuits and Systems, vol. 4 No. 4, August 2013, pp. 350355. [11] R. L. Bunch, "A Fully Monolithic 2.5GHz LC Voltage Controlled Oscillator in 0.35mm CMOS Technology", Master de Virginia Polytechnic Institute and State University, April 2001.
