etude et Modélisation electrique du Court Circuit Grille

8 0 ,,
eWXGHHW0RGpOLVDWLRQeOHFWULTXH
GX&RXUW&LUFXLW*ULOOH&DQDO
GDQVOH7UDQVLVWRU026

2
7DEOHGHV
0DWLqUHV

Table des Matières
3
Table des matières...........................................................................................2
Introduction......................................................................................................5
1. État de l'art.................................................................................................10
1.1. Origine du court-circuit de grille.......................................................................................11
1.2. Signature électrique du court-circuit de grille....................................................................17
1.3. Les modèles électriques des courts-circuits grille-drain et grille-source...........................20
1.4. Les modèles électriques du court-circuit grille-canal........................................................21
1.4.1. Le modèle maillé ................................................................................................21
1.4.2. Le modèle maillé simplifié..................................................................................24
1.5. Limitation de ces modèles..................................................................................................26
1.6. Techniques de test pour la détection des courts-circuits de grille......................................27
1.7. Conclusion.........................................................................................................................29
2. Étude du transistor défectueux............................................................30
2.1. Construction du modèle maillé pour un transistor.............................................................31
2.2. Validation du modèle maillé..............................................................................................34
2.2.1. Validation du maillage sain par la répartition du potentiel.................................34
2.2.2. Validation du maillage fautif par la répartition du potentiel...............................37
2.2.3. Validation expérimentale par un court-circuit de grille réel...............................39
2.3. Étude paramétrique du transistor défectueux.....................................................................43
2.3.1. Définition des points remarquables des caractéristiques.....................................43
2.3.2. Étude du transistor défectueux en fonction de la résistance du défaut................45
2.3.3. Étude du transistor défectueux en fonction de la localisation du défaut.............47
2.3.4. Étude du transistor défectueux en fonction de la taille du défaut.......................52
2.4. Synthèse et discussion........................................................................................................55
2.5. Extension au transistor PMOS...........................................................................................57
3. Étude de l'inverseur défectueux...........................................................61
3.1. Contexte de l'étude.............................................................................................................62
3.2. Comportement en tension statique.....................................................................................64

Table des Matières
4
3.3. Comportement en courant statique....................................................................................71
3.4. Comportement en tension dynamique................................................................................75
3.5. Synthèse sur le comportement de la structure d'épreuve...................................................81
3.6. Détermination des conditions opérationnelles optimales en vue du test...........................83
3.6.1. Influence de la tension d’alimentation.................................................................84
3.6.2. Influence de la porte amont.................................................................................86
3.7. Extension au transistor PMOS...........................................................................................90
4. Le modèle non-maillé..............................................................................93
4.1. Rappel de la signature électrique.......................................................................................94
4.2. Construction du modèle non-maillé...................................................................................92
4.3. Prise en compte des paramètres imprévisibles.................................................................102
4.4. Conclusion.......................................................................................................................105
Conclusion.....................................................................................................106
Références Bibliographiques et Publications.....................................110
Annexes...........................................................................................................118
Annexe 1.....................................................................................................................119
Annexe 2.....................................................................................................................121