Conception d’un émetteur CMOS pour les capteurs RF sans fil Hanen Thabet1,2, Stéphane Meillère2 and Jean-Luc Seguin2 EMC Research Group-National Engineering school of Sfax, BP. 1173–3038, Sfax, Tunisia. 2 Aix-Marseille Université, IM2NP-CNRS-UMR 6242, Case 152, 13397 Marseille Cedex 20, France. Emails: [email protected],{stephane.meillere, jean-luc.seguin}@im2np.fr 1 Résumé: Cet article décrit la conception d’un émetteur avec la technologie CMOS standard et fonctionnant dans la bande 863870 MHz pour les applications européenne de capteurs sans fil. L'émetteur proposé combine un modulateur BFSK qui utilise le Frequency Hopping Spread Spectrum (FHSS) destiné aux applications sans fil courte portée, un mélangeur de conversion et un amplificateur de puissance. Dans cet article, deux blocs importants sont présentés et simulés: un oscillateur en anneau contrôlé en tension (VCO) et une nouvelle architecture pour le Combiner basée sur les inverseurs CMOS seulement. La fréquence d'oscillation de l'oscillateur est commandée par une tension Vctrl. Les résultats de simulation du VCO proposé montrent que la consommation d'énergie, à la fréquence d'oscillation désirée et sous une tension d'alimentation de 3,3 V, est seulement 7,48 mW et le bruit de phase est inférieure à -126 dBc/Hz à 10 MHz d’offset. Le combiner fonctionne dans le mode de transconductance et l’application typique de sommation est présentée pour illustrer les capacités du circuit. Mots clés: capteur sans fil, technologie CMOS, émetteur à conversion directe, VCO en anneau, inverseur CMOS, Combiner. I. INTRODUCTION Avec la croissance significative des systèmes de communication sans fil ces dernières années [1, 2], et suite au développement de capteurs intelligents, des microprocesseurs puissants et des protocoles de communication, les réseaux de capteurs sans fil (RCSFs) ne cessent de réaliser une intégration rapide dans de nombreuses applications. Les RCSFs sont composés de petits nœuds qui communiquent sur de courtes distances et travaillent pour atteindre des objectifs spécifiques. Une fois déployés dans l'environnement, ils communiquent sans fil pour recueillir et diffuser à un point d'intérêt les informations sur leur environnement physique ou chimique. Les capteurs sont utilisés dans de nombreuses applications critiques telles que la télémédecine, l'agriculture de précision, la surveillance militaire, la surveillance de l'environnement et la domotique. Importance d’élévation du taux d’intégration des circuits et des systèmes impose une pression impitoyable sur le coût, la puissance et la taille du capteur. En fait, pour concevoir un capteur RF hautement intégré et autonome pour des applications typiques tels que dans la domotique, les capteurs doivent fonctionner sous la même batterie pendant plus de cinq ans. La bande 863-870 MHz, qui est disponible seulement en Europe, est un bon champ pour tester les nouvelles idées et concepts de développement d'un système de communication à faible puissance pour ces applications à faible débit de données et à courte portée [3]. Récemment la technologie CMOS a été améliorée pour offrir une haute densité d'intégration et une faible consommation. Cela favorise son utilisation dans les communications sans fil [4] avec le développement de l'approche système sur puce (SoC) qui permet l'intégration de l'ensemble des circuits CMOS sur une seule puce RF. Cela conduit à de nombreuses améliorations dans la conception de l'architecture de l'émetteur. En outre, puisque la distance de transmission est très courte (typiquement de l'ordre de 50 mètres ou moins), un faible débit de données et un système de communication à courte portée sont nécessaires. Ainsi, l'architecture de conversion directe est utilisée dans la bande 863-870 MHz, qui a été créé par le Comité des communications électroniques (ECC) et la nouvelle norme mondiale pour les connectivités sans fil ZigBee modifiée sont utilisées pour répondre aux exigences sévères d'émission pour la conception. La suite de cet article est organisée comme suit: la section II présente l'architecture de l'émetteur. La conception du circuit VCO en anneau est détaillée avec les résultats de simulation dans la section III. Dans la section IV, la conception de la nouvelle architecture du circuit combiner se basant sur l'inverseur CMOS dans le mode de transconductance est présenté. Enfin, la conclusion est donnée dans la section V. II. ARCHITECTURE DE L’EMETTEUR L'émetteur est un bloc important dans les systèmes de communication. Il convertit le signal en bande de base à la fréquence radio en effectuant trois fonctions de base: la modulation, la translation de fréquence, et l'amplification de puissance. Deux architectures d'émetteurs existent [5]. La première est une architecture en deux étapes où le signal en bande de base est converti deux fois. La seconde utilise un modulateur I/Q et effectue la translation de fréquence en une seule étape, comme indiqué dans la Fig. 1. Il est aussi appelé émetteur à conversion directe parce que le signal en bande de base se traduit directement à un signal RF. En raison de ses nombreux avantages comme sa simplicité et son potentiel de mise en œuvre d’un système sur puce, l'architecture à conversion directe a été un choix attrayant pour l’intégration sur une seule puce malgré quelques problèmes bien connus qui ont empêché son utilisation auparavant [5, 6]. De plus, elle n’exige aucun filtre de rejet d’image [7] ce qui favorise son utilisation pour les architectures multistandards. L’émetteur à conversion directe présenté fonctionne comme suit: le modulateur digital FSK appelé aussi DDFS réalise la modulation en BFSK de l’information et fait la synthèse d’un signal FHSS en quadrature complexes à la bande de base [8]. Un oscillateur à fréquence fixe transpose ces sorties à la bande de 863-870 MHz en utilisant un mélangeur à simple bande latérale. Avec un oscillateur à 866.5 MHz au centre de la bande, la bande latérale supérieure ou inférieure est choisie. Après la transposition, un amplificateur de puissance (PA) amplifie le signal avant la transmission. Un filtre RF passe bande (BPF) entre la PA et l'antenne supprime les signaux hors bande. Cette méthode de modulation en quadrature a l'avantage de réduire ou d'éliminer les interférences d'intermodulation. En fait, les deux sorties du mélangeur sont additionnées à l'aide de Combiner pour faire la somme des composantes en phase et la différence de celles en quadrature. L'émetteur a été conçu pour la modulation BFSK avec un débit de données de 20 ko/s. La largeur d’un seul canal de transmission du signal BFSK a été calculée à 80 kHz. Par conséquent, la séparation entre les canaux adjacents est égale à 40 kHz. En fait, pour répondre à l'exigence FHSS et les règlements l'ETSI (avec une distance minimale de 25 kHz entre les canaux adjacents), la bande ISM a été divisée en 58 canaux et ainsi chaque canal a une largeur de bande de 120 kHz [8, 9]. Le FHSS a été choisi pour sa faible densité spectrale et sa grande immunité aux interférences [8]. III. CONCEPTION DE L’OSCILLATEUR EN ANNEAU Le VCO en anneau conçu est complètement différentiel et utilise une structure à trois cellules pour générer la fréquence centrale de la bande ISM 863-870 MHz [8]. Dans la littérature, les oscillateurs en anneau sont les oscillateurs de relaxation les plus utilisés pour l'intégration [7]. Bien que les oscillateurs en anneau présentent un bruit de phase relativement élevé, ils ont généralement une gamme de fréquence d'oscillation plus large, de plus une petite taille et une faible consommation en puissance. Puisque l'oscillateur intégré doit répondre à certaines spécifications importantes telles que la consommation en puissance, le faible bruit de phase et petite taille de la puce, la topologie d’oscillateur en anneau est la plus approprié pour notre application. L’utilisation d'un nombre réduit d'étages (trois) augmente la fréquence d'oscillation (Fosc) et réduit la consommation d'énergie. La structure de base de chaque étage du VCO conçu est basée sur un amplificateur différentiel CMOS pour réduire le bruit du substrat avec une rétroaction positive pour réduire le temps de retard et augmenter ainsi la vitesse de fonctionnement. Deux transistors commandés par la tension de grille (Vctrl) de deux autres transistors couplés forment cette cellule présentée par la figure 2. La tension Vctrl commande la fréquence de sortie de la structure. La polarisation est fournie par une résistance en silicium poly cristallin pour éviter l'utilisation de miroirs de courant, et par conséquence réduire la surface du circuit. Cela améliore également les performances de bruit de phase. En fait, comme détaillé dans [10], le transistor source de courant est responsable de l'injection d’un bruit parasite à des fréquences harmoniques de la fréquence porteuse pour les transistors couplés et dégrade ainsi les performances en bruit de phase. Dans la figure 2, les transistors NMOS M1 et M2 forme la paire d'entrée pour augmenter la transconductance et obtenir une meilleure fréquence de fonctionnement. Les charges de la cellule à retard comprennent des transistors PMOS commandés (M5 et M6) par la tension de grille Vctrl. Les deux transistors (M3 et M4) sont utilisés pour fournir une rétroaction positive. Dans cette conception, la fréquence de sortie peut être variée tout simplement en contrôlant la conductance des transistors M5 et M6 via la tension Vctrl. En outre, la valeur de R peut varier légèrement la fréquence Fosc mais elle dégrade la consommation en puissance et le bruit de phase du VCO. C'est pour cela les paramètres de circuit sont sensibles au choix de la valeur de R pour maintenir un bon compromis entre la consommation de puissance et le bruit de phase. Pour concevoir un VCO ayant des paramètres optimisés, les tailles des transistors ont été calculées en utilisant une analyse théorique se basant sur des équations relatives à la fréquence d'oscillation, la tension de commande et les paramètres du circuit et en tenant compte des performances d'optimisation du VCO tels que la consommation de faible puissance et faible bruit de phase. Comme mentionné dans [11], la réduction des dimensions des transistors augmentent la vitesse de fonctionnement du circuit et ainsi la fréquence de fonctionnement augmente. Ainsi, il est nécessaire de réaliser un compromis entre la fréquence de fonctionnement et la consommation d'énergie. Une microphotographie du prototype, fabriqué en utilisant un procédé CMOS standard 0,35 pm, est montrée dans la figure 3. La surface de la puce est d’environ 725 μmx324.4 µm. Comme le VCO a été fabriqué, la post-layout simulation a été effectuée afin de s'assurer que même avec les variations de processus le circuit maintient ses performances. Pour déterminer la linéarité du VCO proposé, une analyse paramétrique dans lequel la fréquence d'oscillation est simulée pour plusieurs tensions de commande, est exécutée. La plage d’oscillation en fréquence est de 381 MHz VCO à 1,15 GHz lorsque la tension de contrôle varie de 1,8V à 3,3V. Considérant la fréquence centrale de 866,5 MHz, la valeur de Δf/Δf0 simulée est d'environ 89%. L'oscillateur a une bonne linéarité pour une tension de commande comprise entre 1,8V et 2,2V et le gain du VCO est d'environ -783 MHz/V. La réponse transitoire du VCO à une fréquence de 866,521 MHz lorsque la tension de commande est égale à 2V est représentée dans la figure 4. Il peut être vu que les signaux de sortie VOUT+ et VOUT- du VCO conçu avez de grande amplitude. À cette tension de commande, la consommation de puissance du VCO est 7.48mW. Ainsi, la dissipation de puissance varie avec la tension de contrôle, elle est égale à 4,44 mW à 3,3V et la dissipation de puissance maximale est de 9,24 mW à une fréquence de fonctionnement de 1,15 GHz sous une tension de commande de 1.8V. Le bruit de phase à bande latérale unique de l'oscillateur commandé en tension à une fréquence de 866,521 MHz a une valeur d'environ -106 dBc/Hz à une fréquence de décalage de 1 MHz et une valeur de -126dBc/Hz à une fréquence de décalage de 10 MHz. IV. CMOS Combiners A. Inverser CMOS en mode transconductance Un inverseur CMOS est un circuit construit à base de commutateurs complémentaires. Compte tenu de la différence entre les mobilités des transistors NMOS et PMOS (μN et μP respectivement), un inverseur traditionnel atteint l'équilibre quand LN est égal à LP et WP µN µP WN [12]. Ou WN, WP (LN and LP) sont respectivement les largeurs et les longueurs des transistors NMOS et PMOS. Fig. 1 L’architecture de l’émetteur à conversion directe pour les capteurs RF sans fils. Dans cette condition, lorsque le noeud de sortie OUT est ouvert, on a alors VIN=VOUT=VDD/2. Autour de ce point de fonctionnement (la tension de mode commun (VCM) est égale à Vdd/2, les transistors NMOS et PMOS à la fois fonctionnent dans le mode de fonctionnement saturé [13]. Aussi l'inverseur CMOS simule, pour des signaux de faible amplitude, une transconductance négative entre la tension d'entrée (VIN) et le courant de sortie (IOUT). dans ce mode de fonctionnement, le courant (Iout) est donné à basse fréquence par iout=-gm.Vin, ou gm=gmn+gmp avec gmn et gmp sont respectivement les conductances grille-source des transistors NMOS et PMOS en mode de saturation. Fig. 2 L’implémentation d’un étage du VCO proposé. Fig. 3 La microphotographie du prototype du VCO. Fig. 4 Allure de la réponse transitoire du VCO à 866.521 MHz. B. COMBINER ( SOUSTRACTEUR) PROPOSEE Le combiner proposé a une topologieà base des inverseurs CMOS classiques. Le soustracteur montré par la figure 5 n’est formé que par 10 inverseurs CMOS. Puisque le circuit est complètement différentiel, il est formé par deux branches symétriques, dont chacune contient quatre cellules d'inverseurs et les deux branches sont reliées par deux autres inverseurs connectés entre l'entrée d’une branche et la sortie de l’autre branche. Tous les inverseurs fonctionnent en mode de transconductance offrant une linéarité relativement élevé par rapport à son fonctionnement en mode numérique [14]. Considérant la transconductance gmi de chaque inverseur INVI dans la Fig. 5, et en choisissant tous les gmi égaux, l'expression des sorties VOUT1 et VOUT2 peuvent être extraites, comme expliqué dans le paragraphe suivant. Les inverseurs INV2 et INV4 dans chaque chaine sont équivalents à des résistances 1/gm2 et 1/gm4 respectivement [13] en connectant les nœuds de la sortie et de l’entrée. Par conséquent, à basse fréquence au niveau du noeud A1, on obtient: (1) V A1 I OUT 1 1 g m2 g m1 g m2 VIN 1 Et puisque les transconductances de tous les inverseurs sont égales, la tension VA1 peut être approchée à VIN1. Pour le soustracteur et afin de déterminer l'expression de la sortie VOUT1 au nœud B1 nous avons: (2) VOUT1 I OUT 3 I OUT 6 1 g m4 Fig. 7 Réponse transitoire du soustracteur aux noeuds VOUT2 pour deux signaux d’entrée en opposition de phase REMERCIEMENT Fig. 5 Architecture proposée du soustracteur à base d’inverseurs CMOS Puisque gm3=gm6=gm4 alors VOUT1=VIN1-VIN2 et la même approche est suivie pour déterminer l’expression de VOUT2. En considérant les nœuds A2 et B2 on obtient l'équation VOUT2=VIN2-VIN1. Le circuit a été fabriqué en utilisant la technologie CMOS standard 0.35μm. Sous la tension d'alimentation de 3,3V le circuit fonctionne à des fréquences pouvant atteindre 900 MHz avec un courant dissipé de 1.34mA. Pour valider les équations déjà présentées, en appliquant deux tensions sinusoïdales en opposition de phase (les courbes bleue et rose dans la figure 7) respectivement aux nœuds VIN1 et VIN2, les deux sorties VOUT1 et VOUT2 (courbe verte) sont bien en opposition de phase. En fait, dans ce cas nous devons obtenir VOUT1=2VIN1=-VOUT2 et VOUT2=-2VIN1. Ce travail a été fait grâce au soutien financier de l'action intégrée franco-tunisienne du ministère français des Affaires étrangères et européennes et le ministère de l'Enseignement supérieur, recherche scientifique et technologique de la Tunisie. REFERENCES [1] [2] [3] [4] [5] [6] V. CONCLUSION Un oscillateur CMOS en anneau à trois étapes avec une rétroaction positive ayant une bonne linéarité a été détaillé dans le présent papier. Les résultats de simulation post-layout montrent que le VCO a des avantages de très faible dissipation de puissance, de grande amplitude d’oscillation et de petite surface en Silicium. Pour la première fois, la faisabilité d’une nouvelle topologie de soustracteur de hautes performances en utilisant seulement les inverseurs CMOS a été proposée. Ces circuits proposés pourraient aider le concepteur analogique dans la synthèse de nombreuses fonctions analogiques. Les résultats de mesure de l'émetteur seront publiés dans un futur travail. [7] [8] [9] [10] [11] [12] [13] [14] Fig. 6 La microphotographie du prototype du soustracteur. B. Razavi, “RF Microelectronics,“ Prentice Hall PTR, 1998. T. H. LEE, “The Design of CMOS Radio-Frequency Integrated Circuits, ” Cambrige University Press, 1998. ECC “Strategic plans for the future use of the frequency bands 862-870 MHz and 2400-2483.5 MHz for short range devices,”European Conference of CEPT, Helsinki, may 2002. Mikkelson J. H., “Evaluation of CMOS front-end receiver architectures for GSM handset applications. IEEE Symp. Communications Systems and Digital Signal Processing, 164167, 1998. B. Razavi, “RF Transmitter Architectures and Circuits ” IEEE Custom Integrated Circuits Conference, pp.197-204,1999. Mikkelson J. H., “Evaluation of CMOS front-end receiver architectures for GSM handset applications. IEEE Symp. Communications Systems and Digital Signal Processing, 164167, 1998. Razavi B. Design of analog CMOS integrated circuits. New York, USA: McGraw-Hill, 2001. H. Trabelsi, Gh. Bouzid, Y. Jaballi, Z. Elabed and Mohamed Masmoudi "FPGA Implementation of FHSS-FSK Modulator", Proceedings of the International Conference on Design & Technology of Integrated Systems in Nanoscale Era, pp. 1-5, 2628 March 2008, Tozeur Tunisia. Bouzid Gh., Trabelsi H., Derbel F., Masmoudi M. "Wireless Sensor Transmitter Design For Spread-Spectrum Direct Conversion" Journal of Transactions on Systems, Signals & Devices TSSD, V 4, number 3, 2009. M.J. Deen, R. Murji, A. Fakhr, N. Jafferali and W.L. Ngan, "Low power CMOS integrated circuits for radio frequency applications," IEE Proc. Circuits, Devices Syst., vol. 152, no. 5, pp. 502-508, Oct. 2005. Sasan Naseh, Mehdi Kazemeini and M. Jamal Deen"Very LowVoltage Operation Capability of CMOS Ring Oscillators and Logic Gates, Journal Vacuum Science and Technology A (Special Issue), Vol. 24(3), pp. 763-769 (May/June 2006). R. J. Barker, H. W. Li, D. E. Boyce : “CMOS circuit design, layout, and simulation”, IEEE press Serie on Microelectronic Systems, S. K. Tewksbury, series Editor, New York 1998. Nauta, B., and Seevinck, E.), “ Linear CMOS transconductance element for VHF filters”, Electronics Letter, Vol. 25, No. 7, 1989, pp 448–450. H. Barthélemy, S. Meillère, J. Gaubert, N. Dehaese, S. Bourdel : OTA based on CMOS inverters and application in the design of tuneable bandpass filter”, Analog Integrated Circuits and Signal Processing, Springer, pp. 1573-1979, 2008.