S4CLMD.Etiemble
Notesdecours.
Page1sur3
‐
CMOSetporteslogiques
1 TECHNOLOGIEETCIRCUITSCMOS
LatechnologieCMOSestdevenuedepuislesannées80latechnologiedominantepour
lescircuitsintégrés.Elleutilisedeuxtypesdetransistors:lestransistorsnMOSetles
transistorspMOS.Lamodélisationsousformed’interrupteursestprésentéedansla
Figure1.
Figure 1: Modèles « interrupteurs » des transistors MOS
2 REALISATIONDESPORTESLOGIQUES
2.1 L’inverseurCMOSstatique
LalogiqueCMOSutiliselesdeuxtypesdetransistors.LaFigure2modélisele
fonctionnementdel'inverseurCMOS.Lesdeuxétatslogiquescorrespondent
respectivementàl’étathaut(tensionlaplusélevéeVdd)etl’étatbas(tensionlaplus
basse,soitVss=0).Généralement,l’étathautcorrespondau1del’algèbredeBooleet
l’étatbasau0.L'étathautestobtenuensortielorsquel'interrupteurdetypepest
ferméetl'interrupteurdetypenestouvert.Ceciestobtenu,comptetenudumodede
fonctionnementdestransistorsnetpindiquéparlaFigure1,lorsquel'entréeestà
l'étatbas.L'étatbasestobtenuensortielorsquel'interrupteurnestferméet
l'interrupteurpestouvert(entréeàl'étathaut).Lesdeuxétatshautetbasensortie
sontobtenusviauninterrupteurfermé.Ilscorrespondentdoncexactementauxdeux
tensionsVddetVss=0Vfourniesparl'alimentation.Onconstateégalementqu'unseul
interrupteurestferméàlafois,cequisignifiequ'iln'yapasdecourantcirculantentre
lesdeuxbornesdel'alimentation.Danssonprincipe,lalogiqueCMOSstatiquene
dissipepasdepuissanceenstatique,c'estàdirelorsquelessignauxd’entréene
varientpas.LaFigure3donneleschémaélectriquedel'inverseurCMOS.
Page2sur3
Figure 2: Modèle de l'inverseur CMOS
Figure 3 : Inverseur CMOS
2.2 PortesNandetNor
LeCMOSutiliseàlafoisdestransistorsnMOSetdestransistorspMOS.Lasortiebasse
estobtenueparconnexionentrelasortieSet0Vviadescheminsconstitués
d'interrupteursn.LasortiehauteestobtenueparconnexionentreSetV
dd
viades
cheminsconstituésd'interrupteursp.Lapartiehauteest"duale"delapartiebasse.
Elleestobtenueenremplaçantlestransistorsnensériepardestransistorspen
parallèle,etréciproquement.Plusgénéralement,lesmisesensériedetransistorssont
remplacéespardesmisesenparallèle,etréciproquement.
LaFigure4donnelesschémasélectriquesdesopérateursNoretNandàdeuxentrées.
Lamiseensérieetenparallèledetransistorspermetderéaliserdesportescomplexes.
L’étatbasensortieestobtenuparunréseausérie/parallèledetransistorsnMOSentre
lasortieetV
ss
=0V.L’étathautensortieestobtenuparunréseaudualdetransistors
pMOSentrelasortieetV
dd
.
2.3 Portescomplexes
LatechniquederéalisationdesfonctionsNorouNandpeutêtreutiliséepourla
réalisationdefonctionspluscomplexes.Lasortieestbasses'ilexisteuncheminentre
lasortieetlapartiebassedel'alimentation,àtraversdesréseauxsérieouparallèlede
transistorsnMOS.Ilsuffitdonc,pourlesconfigurationsdesentréestellesqueS=0,de
réalisertouslescheminsentreSet0V.
Soitl'exemple1:
S=E
1E2E3E4
S4CLMD.Etiemble
Notesdecours.
Page3sur3
‐
S=0lorsquesimultanémentE
1
etE
2
d'unepartouE
3
etE
4
d'autrepartsontà1.
LaconditionETcorrespondàdestransistorsensérie,laconditionOuàdes
transistorsensérie.
L’étatS=1s’obtientenconstruisantleréseaudetransistorspMOSdualdu
réseauNMOS
Soitl'exemple2:
S=(E
1E2)( E3E4)
S=0lorsquesimultanémentE
1
ouE
2
d'unepartetE
3
ouE
4
d'autrepartsontà
1.
L’étatS=1s’obtientenconstruisantleréseaudetransistorspMOSdualdu
réseauNMOS
Figure 4 : NOR et NAND en CMOS statique
LaFigure5donnelesschémasélectriquescorrespondantauxexemples1et2.
Figure 5 : Exemples de portes complexes CMOS
1 / 3 100%