Architecture des ordinateurs

Plan du cours
1Histoire de l’ordinateur
2Pr´esentation g´en´erale
3Repr´esentation interne des informations
4Circuits logiques
5M´emoires
6Unit´e centrale de traitement
7Assembleur
8Introduction au langage MIPS
9Entr´ees / sorties
Clement Jonquet (Polytech’ Montpellier) Architecture des ordinateurs IG3 2010-2011 201 / 238

Ressources
Sur la base des notes de cours de Christophe Fiorio, Jean-
Marc Talbot.
Computer organization and design : the hard-
ware/software interface,David A. Patterson & John
L. Hennessy, Morgan Kaufmann, 4th edition, 2008.
Assemblers, Linkers, and the SPIM Simulator,James
R. Larus.
Documentation on the MIPS32 architecture ,MIPS
Technologies, 2010.
Clement Jonquet (Polytech’ Montpellier) Architecture des ordinateurs IG3 2010-2011 202 / 238

Les machines MIPS
Le langage MIPS est l’assembleur des processeurs MIPS (jeux
d’instructions : MIPS I `a V, MIPS32, MIPS64) ;
Introduit au d´ebut des ann´ees 1980 ;
D´evelopp´e par MIPS Technologies ;
Processeur RISC ;
Existe en 32 et 64 bits ;
Souvent utilis´e comme support dans le milieu acad´emique ;
Processeur des machines NEC, SGI (supercalculateurs), Sony PS,PS2,
PSP, Nintendo (console), FreeBox, NeufBox (routeur) ;
Nous allons nous int´eresser `a la norme du langage MIPS32.
Clement Jonquet (Polytech’ Montpellier) Architecture des ordinateurs IG3 2010-2011 203 / 238

A-t-on des machines MIPS sous la main ?
Non ⇒Utilisation d’une machine vir-
tuelle : un programme qui simule de
mani`ere logicielle le fonctionnement
d’une machine r´eelle.
Code ass. MIPS
Compilateur
prog. en langage
machine MIPS
Interpreteur
code machine local
+ exécution
Il existe plusieurs logiciels qui sont des simulateurs de machine MIPS
e.g., SPIM, MIPSter, MARS, OVPsim, GXemul.
Nous utiliserons SPIM
(http://pages.cs.wisc.edu/~larus/spim.html)
Clement Jonquet (Polytech’ Montpellier) Architecture des ordinateurs IG3 2010-2011 204 / 238

G´en´eralit´es MIPS
Instructions de 32 bits, 3 types d’instructions diff´erentes ;
M´emoire adressable de 232 octets ;
CO et RI de 32 bits ;
32 registres de 32 bits ;
Toujours une seule instruction par ligne ;
# prefixe un commentaire ;
Clement Jonquet (Polytech’ Montpellier) Architecture des ordinateurs IG3 2010-2011 205 / 238