Architecture des ordinateurs

Plan du cours
1Histoire de l’ordinateur
2Pr´esentation g´en´erale
3Repr´esentation interne des informations
4Encodage de l’information
5Circuits logiques
6Composants ´electroniques
7M´emoires
8Unit´e centrale de traitement
9Superordinateurs et microprocesseurs
10 Entr´ees / sorties
11 Assembleur
12 Introduction au langage MIPS
Clement Jonquet (Polytech’ Montpellier) Architecture des ordinateurs IG3 2011-2012 203 / 264

Les entr´ees/sorties dans l’architecture de Von Neumann
Un ordinateur a besoin d’´echanger de
l’information avec l’environnement
ext´erieur (e.g., charger des
programmes, communiquer, afficher).
Unit´es d’entr´ees-sorties
Transf`erent les informations entre
l’unit´e centrale et les unit´es
p´eriph´eriques.
Bus
Ensemble des lignes de liaison qui
assurent les communications entre
les diff´erents composants de
l’ordinateur.
Principe de fonctionnement
Exécution d’un programme
chargement du programme et des données depuis un périphérique dans la
mémoire centrale ;
chargement séquentiel des instructions du programme de la mémoire
centrale dans l’unité de contrôle ;
analyse par l’unité de contrôle de l’instruction et passage à l’UAL pour
traitement ;
traitement de l’instruction par l’UAL avec éventuellement appel à la
mémoire ou aux unités d’entrée/sortie.
Christophe Fiorio, EPU Montpellier 2008-2009 9/112
Principe de fonctionnement
Schéma général de l’ordinateur
ou unité de commande
ou principale
périphériques
registres
unité de contrôle
ou
mémoire centrale
. . .
ou
unité de traitement
ou
unité de calcul
unité arithmétique
et logique
de traitement
unité centrale
d’entrée/sortie
unités
Christophe Fiorio, EPU Montpellier 2008-2009 10/112
Principe de fonctionnement>Mémoire centrale
Mémoire centrale
1K(Kilo) = 210 =1 0241=1 024 octets
1M(M´ega) = 220 =1 0242=1 048 576 octets
1G(Giga) = 230 =1 0243=1 073 741 824 octets
1T(Tera) = 240 =1 0244=1 099 511 627 776 octets
Christophe Fiorio, EPU Montpellier 2008-2009 11/112
Principe de fonctionnement>Unité centrale de traitement
Unité centrale de traitement
le compteur ordinal (CO) qui contient l’adresse de la prochaine instruction
à exécuter ;
le registre d’instruction (RI) qui contient l’instruction en cours d’exécution ;
le pointeur de pile (SP) indiquant la position courante dans la pile ;
le registre d’état (PSW) qui permet comme son nom l’indique d’indiquer
l’état du système, retenue lors d’une opération, dépassement de capacité,
...
Christophe Fiorio, EPU Montpellier 2008-2009 12/112
Clement Jonquet (Polytech’ Montpellier) Architecture des ordinateurs IG3 2011-2012 204 / 264

Entr´ees-sorties et p´eriph´eriques
Unit´es p´eriph´eriques
Unit´es d’´echange de donn´ees avec le
monde ext´erieur (´ecran, clavier,
souris, imprimante, modem) et
m´emoires auxiliaires (disques) qui
permettent de stocker de fa¸con
permanente. Chaque p´eriph´erique est
associ´e `a un contrˆoleur.
Clement Jonquet (Polytech’ Montpellier) Architecture des ordinateurs IG3 2011-2012 205 / 264

Architectures et proc´edures d’entr´ees/sorties
C’est le CPU qui prend l’initiative de toute entr´ee ou sortie. Comment
g´erer les entr´ees/sorties sans d´egrader les performances de toute la
machine ?
Liaison directe CPU-p´eriph´erique. Probl`eme de la grande
diff´erence de vitesse et perte de temps du CPU qui est bloqu´e
pendant l’´echange ;
Liaison directe avec interruption ;
D´el´egation de la gestion de l’´echange (canaux, DMA). L’id´ee est
de suspendre l’ex´ecution du programme le temps d’un cycle-m´emoire
et de le donner `a un composant qui g`ere l’´echange (technique du
vol-de-cycle).
Clement Jonquet (Polytech’ Montpellier) Architecture des ordinateurs IG3 2011-2012 206 / 264

Syst`eme d’interruption
Lorsque le p´eriph´erique est prˆet `a effectuer un ´echange ´el´ementaire, il
envoi un signal au CPU pour ”interrompre” l’ex´ecution en cours. Le
contrˆole du CPU est renvoy´e `a un programme de traitement de
l’´ev`enement stock´e en m´emoire `a partir d’une adresse li´ee `a l’interruption.
Le CPU n’attends pas ;
Temps perdu `a ´echanger les programmes et leur contexte.
Syst`eme d’interruption
Dispositif, incorpor´e au niveau du s´equenceur, qui enregistre et traite les
signaux d’interruption envoy´es au CPU :
1Arrˆeter le programme en cours ;
2Sauvegarder l’´etat de la machine ;
3Ex´ecuter le programme de service de l’interruption ;
4R´etablir l’´etat de la machine ;
5Reprendre l’ex´ecution du programme interrompu.
Clement Jonquet (Polytech’ Montpellier) Architecture des ordinateurs IG3 2011-2012 207 / 264