Time - LIRIS

C. Wolf!# 1!
INSA-3IF!
Architecture des
Ordinateurs!
Christian Wolf,!
INSA-Lyon, Dép. IF!
Séance 4!

C. Wolf!# 2!
Au Menu!
CM1!ISA : Introduction. Jeux d’instructions,
assembleur.!
TD!La «"Micromachine"» : réalisation d’un processeur
simple sur papier!
CM2!ISA : Encodage; Histoire!
TP!Réalisation de la micromachine sous Logicworks!
CM3!Chemin de données d’un CPU RISC.!
Parallélisme des instructions!
CM4!CPU super-scalaires, multi-threading!
Retour sur les ISA/architectures!
CM5!Hiérarchie mémoire! (Florent De Dinechin)!
TP!Prise en main du contrôleur MSP 430!
CM6!Les GPU !
TD!Micromachine sur papier : les interruptions!
TP!MSP 430 : pile, timer, interruptions!

C. Wolf!# 3!
Sommaire de la séance!
Processeurs multi-scalaires, multi-
threads!
!
!
ARM : architecture!
!
!
!
X86 : ISA + architecture!
!
Simultaneous Multithreading
Simultaneous Multithreading
Maximum utilization of function units by independent operations
Time

C. Wolf!# 4!
Après le parallélisme des instructions!
Question : comment obtenir encore plus de performance
pour un seule et unique thread, c.à.d. avec un seul cœur?!
!
Pipeline classique («"processeur scalaire"») :!
Une instruction peut terminer par cycle d’horloge (dans le
meilleur des cas).!
!IF! ID! MEM!EX! WB!
IF! ID! MEM!EX! WB!
IF! ID! MEM!EX! WB!
IF! ID! MEM!EX! WB!
IF! ID! MEM!EX! WB!

C. Wolf!# 5!
Processeur super-scalaire!
IF! ID! MEM!EX! WB!
IF! ID! MEM!EX! WB!
IF! ID! MEM!EX! WB!
IF! ID! MEM!EX! WB!
IF! ID! MEM!EX! WB!
IF! ID! MEM!EX! WB!
IF! ID! MEM!EX! WB!
IF! ID! MEM!EX! WB!
IF! ID! MEM!EX! WB!
IF! ID! MEM!EX! WB!
Plusieurs instructions peuvent terminer par cycle d’horloge
(dans le meilleur des cas).!
Pour x86 : depuis 1993 (Intel Pentium P5)!