poly-2-consommation de puissance Fichier
publicité
3A EMS Consommation de puissance (cours énergie pour les systèmes nomades) Matthieu Denoual ENSICAEN 1 Préalable : rappel transistor MOS grille polysilicium de grille drain source substrat (bulk) substrat Transistor NMOS Energie pour les systèmes nomades oxyde de grille 2 1 3A EMS Préalable : rappel transistor MOS VGS0V VDS=0.1V formation d’une région appauvrie (depletion region) pas de courant, car pas de porteurs de charge transistor bloqué 3 Préalable : rappel transistor MOS VGS0V VDS=0.1V formation d’une couche d’inversion (inversion layer) le transistor devient passant la valeur de VGS pour laquelle cela a lieu est la tension de seuil VTH0 VTH 0 MS 2 F Energie pour les systèmes nomades Qdep Cox 4 2 3A EMS Préalable : rappel transistor MOS VGS0V VSB=0V VDS=0.1V VGS0V VB<0V VDS=0.1V VSB=0V effet de polarisation du substrat VTH VTH 0 γ 2F VSB 2 F VSB>0V γ coefficient d’effet de polarisation du substrat (0.3 à 0.4 V0.5) 5 Préalable : rappel transistor MOS modèle électrique modèle logique NMOS PMOS 6 Energie pour les systèmes nomades 3 3A EMS Préalable : flot de conception de circuit intégré PMOS NMOS … … … transistors MOS portes logique (CMOS) composants élémentaires 7 Préalable : flot de conception de circuit intégré librairie de composants raffinement de la spécification synthèse architecturale niveau architectural + librairie de portes synthèse logique niveau logique librairie de transistors synthèse physique niveau physique librairie de masques abstraction des paramètres physiques Z=X+Y niveau algorithmique synthèse des masques niveau topologique 8 Energie pour les systèmes nomades 4 3A EMS La problématique de la dissipation de puissance Pourquoi doit-on considérer la dissipation de puissance ? Puissance moyenne et pic Poids/volume des batteries pour les applications portables Défaillances dues à la température Label faible-consommation, aspect écologique Coût du packaging et système de refroidissement Pentium III power density (W/cm²)> hotplate Core i7 quad 110 W pleine charge ARM Cortex A8 (iphone) 300 MHz, 1,25 W Répartition de la puissance dans un PC de bureau 9 La problématique de la dissipation de puissance Pourquoi est-ce un enjeu réel aujourd’hui ? P f freq, nbtr , , leakage Intégration : milliards de transistors Vitesse, fréquence : GHz Limites du Deep-submicron : la réduction de la tension d’alimentation n’est plus une solution Applications portables : tablette, 3/4G communications... Besoin de plus de puissance Plus de puissance dissipée Réduire la dissipation de puissance lors de la conception Techniques de réduction de la consommation Nécessaire de connaître les sources de dissipation de puissance Energie pour les systèmes nomades Traiter les conséquences de la dissipation de puissance Refroidissement Récupération d’énergie 10 5 3A EMS La problèmatique de la dissipation de puissance Pourquoi est-ce un enjeu réel aujourd’hui ? Pour les applications portables Les innovations technologiques dans le domaine des batteries ne suivent pas le rythme de croissance de la dissipation de puissance Pour les applications de bureau La capacité des systèmes de refroidissement ne suit pas le rythme de croissance de la dissipation de puissance 11 Vdd Sources de dissipation de puissance Pour les circuits numériques Deux aspects différents : Pcell Pstatic Pdynamic ( ) Puissance dynamique : activité Vent Vsort P CVdd2 F Puissance de fuite (leakage power) Impacts différents Q Vss V dd 1 E stockée V (t )dq V (t )CdV CVdd2 2 0 0 Différentes techniques de réduction Psub Cox V Vth VDS W exp GS L Vt Vdd 2 V aTox Vdd PIg dd exp Tox Vdd Isub : courant de fuite sous le seuil (subthreshold off state leakage current ) Ig : courant de fuite par effet tunnel (gate tunnelling leakage current) Id : courant de fuite de jonction inverse (reverse junction leakage current) Igidl : courant de fuite induit par la grille (Gate Induced Drain Leakage) Ipt : courant de fuite transistor à canal court (Drain Source Punch Through) 12 Energie pour les systèmes nomades 6 3A EMS Source de dissipation de puissance Puissance statique VS puissance active Technologie sub-micron 50/50 Application portable Emballement thermique Data [XIILINX] 13 Techniques de réduction de la dissipation de puissance Niveau physique/transistor Diminution de la tension » (voltage scaling) Vdd P CVdd2 F Pactif délai Vth delay Pactif délai Vdd Vdd Vth 2 Pfuite • Marge de bruit Limites Performances, délai varie en 1/Vdd , et croit quand Vdd proche de Vth Matériaux, structures : – Silicium contraint – Diélectriques grand ou faible permittivité (High-K, low-K) – Interconnections – Transistors 3D Tri-gate [INTEL] 14 Energie pour les systèmes nomades 7 3A EMS Techniques de réduction de la dissipation de puissance W I D µCox Niveau physique/transistor L Silicium contraint Cible la puissance statique plus grande mobilité des porteurs – permet un grand ID tout en ayant un grand Vth Vdd Vth 2 PMOS : déformation en compression uniaxiale du canal par du SiGe : > %40 Idsat NMOS : déformation en traction uniaxiale du canal par du Si3N4 fortement contraint : > %17 Idsat PMOS NMOS Augmente Ion (actif) à Ioff (statique) constant [INTEL] 15 Techniques de réduction de la dissipation de puissance Niveau physique/transistor Interconnexion Oxyde de carbone dopé Low-k, interconnexions en cuivre Cu : 1,69 µOhm.cm, Al 2,67 µOhm.cm [INTEL] 16 Energie pour les systèmes nomades 8 3A EMS Techniques de réduction de la dissipation de puissance Niveau physique/transistor Diélectriques faible permittivité (low-K) Compatibilité de process (adhésion; expansion thermique) Qualité de la couche “floconneux” [MAEX] 17 Techniques de réduction de la dissipation de puissance Niveau physique/transistor Fuite du courant de grille (gate current leakage) Réduite en augmentant l’épaisseur d’oxyde Tox Fuite du courant de jonction (junction current leakage) Minimisé par une implantation moins endommageante (implantation engineering) Fuite de courant sous le seuil (subthreshold) Réduite par l’augmentation de la tension de seuil Vth 18 Energie pour les systèmes nomades 9 3A EMS Techniques de réduction de la dissipation de puissance Niveau physique/transistor Courant de fuite d’oxyde de grille High K (20-50) diélectrique (HfO2) 2 V aTox Vdd PIg dd exp Tox Vdd Faible champs de claquage diélectrique, interface médiocre avec Si Faible mobilité des électrons/trous [KIM] 19 Techniques de réduction de la dissipation de puissance Grille 3D Tri gate [INTEL] Transistor 3D sur un substrat fortement appauvri Courant de drain amélioré (45% vitesse de commutation) Courant de fuite réduit dans l’état bloqué (“off” state) (50x) High-K, Silicium contraint [INTEL] Améliore à la fois les performances et l’efficacité énergétique Energie pour les systèmes nomades 20 10 3A EMS Techniques de réduction de la dissipation de puissance Polarisation active du substrat (active well bias) La tension de seuil dépend de la polarisation du substrat (bulk). VTH VTH 0 γ 2 F 2 q s N a Cox 2F VSB 2 F 100mV réduction fuite x10 mais temps de commutation +15% surface potential body effect V SB source-bulk voltage Faible Vth Fort Vth PMOS Polarisation de substrat réduite Polarisation de substrat augmentée NMOS Polarisation directe du substrat Polarisation inverse du substrat Grande vitesse Faible fuites Vth dépend du design et du process technologique Typiquement : 450 mV en process 180 nm 350 mV en process 130 nm 21 Techniques de réduction de la dissipation de puissance Blocage de la puissance (power gating) (MTCMOS Multi-threshold CMOS) Cible la puissance de fuite Principe : déconnecter les blocs logique de l’alimentation ou de la masse Interrupteur MOS à fort Vth MOS en haut ou en bas du bloc Granularité fine ou grossière Vdd Permet jusqu’à 90% de réduction des fuite en mode inactif Réduction de la tension active (chute de tension) Alimentation plus élevée ►puissance dynamique Leakage control sleep mode Dimensions plus larges ►surface, temps power-up/down ↑ header low Vth device Leakage control sleep mode footer Vss 22 Energie pour les systèmes nomades 11 3A EMS Techniques de réduction de la dissipation de puissance Niveau architectural P Ceff Vdd2 F Parallélisme / pipeline Exemple : résultats de simulation Fclk = 25 MHz Vdd = 5 V P = 14,7 mW Cref = 31 pF Vref = 5 V Fref = 1/40 ns Area : 0,44 mm² 3823 transistors 23 Techniques de réduction de la dissipation de puissance Parallélisme P Ceff Vdd2 F Area : 0,87 mm² 7638 transistors Cpar = 2.15 Cref Vpar = 2.9 V Fref = 1/80 ns Fclk = 12,5 MHz Vdd = 2,9 V P = 5,3 mW Ceff ↑ Vdd ↓ F↓ 24 Energie pour les systèmes nomades 12 3A EMS Techniques de réduction de la dissipation de puissance Pipeline P Ceff Vdd2 F Cpip = 1.15 Cref Vpar = 2.9 V Fref = 1/40 ns Fclk = 25 MHz Vdd = 2,9 V P = 5,7 mW Area = 0,48 mm² Architecture Ceff ~ Vdd ↓ F= Vdd Surface Puissance standard 5V 1 1 parallèle 2.9 V 1.98 0.36 pipeline 2.9 V 1.1 0.39 25 Techniques de réduction de la dissipation de puissance Multi-coeur Partition de l’application “Multiple slower processors can run at lower voltage for significant overall power savings”. Chris Rowen, Tensilica [ROWEN] Les éléments inactifs sont mis en veille Tension, fréquence ajustées au besoin de performance f clk ⇒ P= f clk ⇒V th ; V dd N 2 C eff V dd F P leakage gated power blocks 26 Energie pour les systèmes nomades 13 3A EMS Techniques de réduction de la dissipation de puissance Modes de veille Analyse de l’utilisation des dispositifs Intel StrongARM SA1110 operating modes Algorithme d’apprentissage Diminution du nombre d’interruption Règle : Le temps de re-mise en route est inversement proportionnel à la puissance dissipée dans le mode de veille [XILINX] 27 Technique de traitement de la puissance/température Packaging Supprimer les soudure pour réduire le packaging réduire la tension Matériaux Matériaux à grande conductivité thermique pour extraire la chaleur efficacement Refroidissement fluide : gaz/liquide Canaux enterrés : refroidissement liquide Tj Rj p Tp Rp a Ta Intel Xeon into Dual Retention Mechanism 28 Energie pour les systèmes nomades 14 3A EMS Technique de traitement de la puissance/température Thermal Interface Material • • • polymères : HLK5, PEMA nanotubes (+polymère) pression Mpa, Gpa pour favoriser le contact [NI2011] 29 Conclusion Puissance dissipée enjeu actuel Puissance dissipée contrainte de conception Puissance statique part plus importante avec la diminution technologique Techniques de réduction de puissance existent Concepteur doit connaître les sources de dissipation et les paramètres clefs les faisant évoluer Concepteur de processeur et les fabs semiconducteurs ont intégré la puissance dans leur travail Vdd ↓ activity ↓ 30 Energie pour les systèmes nomades 15 3A EMS References “Low-power circuits and technology for wireless digital systems”, S. V. Kosonocky, A. J. Bhavnagarwala, K. Chin, G. D. Gristede, A-M Haen, W. Hwang, M. B. Ketchen, S. Kim, D. R. Knebel, K. W., and V. Zyuban, Communication technologies, (47), 2/3, 2003, [IBM] “Low power design in deep sub-micron electronics”, W. Nebel, J. Mermet, Nato ASI series, 337, 1996, [NEBEL] “Estimation et réduction au niveau architectural de la consommation des circuits VLSI dédiés au traitement numérique du signal”, M. Denoual, thèse de l'université de Rennes 1, oct 2001, [DENOUAL] “A 65nm Ultra Low Power Logic Platform Technology Using Uniaxial Strained Silicon Transistors”, C-H Jan and all, Intel, IEDM'05 Washington DC, [INTEL] “Low-power Digital Systems Based on Adiabatic-Switching Principles”, W. Athas, L. Svensson and J. Koller, IEEE Trans. On VLSI Systems, 2(4), 1994, [ATHAS] “Design of High-performance Microprocessor Circuits”, A. Chandrakasan, W. Bowhill and F. Fox, IEEE press, 2001, [CHANDRAKASAN] “Leakage current: Moore's Law Meets Static Power”, N. S. Kim and all, IEEE Computer Society, 2003, [KIM] “Low Dielectric Constant Materials for Microelectronics”, K. Maex and al., J. Appl. Phys. 93, 2003, [MAEX] “Design and Optimization of Multi-Threshold CMOS (MTCMOS) Circuits”, M. Anis, S. Areibi, M. Elmasry, IEEE Trans. On Computer-Aided Design of Integrated Circuits and Systems, 2003, [ANIS] “Technology Mapping for Low Leakage Power and High Speed with Hot-Carrier Effect Consideration”, C. W. Kang, M. Pedram, Asia South Pacific – Design Automation Conference 2003, [PEDRAM] “Activity-sensitive architectural power analysis”, P. Landman, J. Rabaey, IEEE trans. On Computer-Aided Design of Integrated Circuits and Systems, 15(6):571, 1996, [LANDMAN] “More cores, less power”, C. Rowen, Tensilica, New Electronics, 2006, [ROWEN] “Decrease Processor Power Consumption using a CoolRunner CPLD”, xilinx XAPP347 (v1,0), 2001, [XILINX] “Selective Epitaxial Growth for Buried Microchannels in Monocrystalline Silicon”, M. Denoual, O. De Sagazan and D. Gaudin, Jpn. J. Appl. Phys. 44(7A), 2005, [DENOUALDESAGAZAN] “An Analysis of Power Consumption in a Smartphone”, A. Carroll, G. Heiser, ¨Proc. of the 2010 USENIX Annual Technical Conference, [CARROLL] TIM nanotubes, http://leia2.univ-poitiers.fr/files/ps099092438.pdf [NI2011] 31 Ecrans, afficheurs Ecran blanc/ écran noir technologie LCD Google Nexus Samsung Galaxy S Motorola Droid Apple iPhone 4 Puissance dissipée pour un écran blanc à luminosité maximum 0.91 W 1.13 W 0.87 W 0.42 W Puissance dissipée pour un écran blanc à luminosité 229 cd/m2, écran 3.7 inch 0.91 W 0.72 W 0.46 W 0.19 W Puissance dissipée pour une image de Mars à luminosité 229 cd/m2, écran 3.7 inch 0.25 W 0.20 W 0.45 W 0.19 W 0W 0W 0.46 W 0.42 W Puissance dissipée pour un écran noir à luminosité maximum technologie OLED http://www.displaymate.com/ Energie pour les systèmes nomades 32 16 3A EMS Répartition de la consommation pour un ordinateur < 5W mW < 5W veille <10 W pleine charge ~100W ~40 W ~20 W veille ~0 W fonctionnement 20W 5-10 W Energie pour les systèmes nomades 0.1-1 W 33 17
