12–7 INTERFAÇAGE INTERNE Bus multiplexés de base Signaux

722 ■INTRODUCTION AUX ORDINATEURS
Bus
RAM
Microprocesseur ROM Interface d’E/S
FIGURE 12–28
Interconnexion de divers composants
d’un système à microprocesseur avec
un bus multiplexé bidirectionnel.
12–7 INTERFAÇAGE INTERNE
Comme vous le savez, tous les composants d’un ordinateur sont interconnectés par
des bus, qui servent de voies de communication. Physiquement, un bus regroupe une
série de conducteurs permettant de relier au moins deux dispositifs d’un même
système ou plusieurs systèmes distincts. Au point de vue électrique, un bus équivaut
à une collection de signaux et de niveaux de tension et/ou de courant spécifiques qui
permettent aux différents composants connectés de communiquer et de fonctionner
ensemble correctement.
Après l’étude de cette section, vous pourrez
■Discuter du concept de bus multiplexé ■Expliquer le rôle des sorties à trois états
Bus multiplexés de base
Dans un ordinateur, le microprocesseur contrôle et établit des communications avec les
mémoires et les périphériques d’entrée-sortie (E/S) par le biais d’une structure de bus
interne, comme l’illustre la figure 12–28. Un bus multiplexé permet à n’importe quel
dispositif qu’il relie de recevoir ou de transmettre des données vers un des autres
composants interconnectés. Un composant émetteur est souvent appelé une source, tandis
qu’un dispositif récepteur est souvent qualifié d’accepteur. Les transmissions se font
toujours une seule source à la fois. Par exemple, la mémoire vive peut diriger des données
vers l’interface d’entrée-sortie (E/S) en suivant les instructions du microprocesseur.
Signaux de bus
Le microprocesseur dirige habituellement tous les signaux de contrôle et de synchronisation
vers un contrôleur de bus synchrone. Toutes les opérations des autres composants sont
coordonnées à partir de ces signaux de contrôle et de synchronisation. Dans le cas d’un
contrôle de bus asynchrone, les signaux de contrôle et de synchronisation sont générés
conjointement par une source et un accepteur. Le processus d’échange de signaux durant
lequel deux composants amorcent conjointement une communication est appelé
l’établissement de liaison. La figure 12–29 en illustre un exemple.
D’autre part, l’arbitrage de bus est une fonction de commande importante qui permet
d’éviter que deux sources tentent d’utiliser simultanément le même bus.
1. Que signifie l’abréviation DMA?
2. Discutez des avantages du DMA et donnez un exemple de type de transfert qui
utilise fréquemment cette méthode.
SECTION 12–6
RÉVISION

INTERFAÇAGE INTERNE ■723
Source
Préparer à recevoir les données
Prêt à recevoir les données
Données prêtes
Accepteur
Accepteur
1
2
3
4
FIGURE 12–29
Exemple d’établissement de liaison.
Connexion de composants sur un bus
Des mémoires tampons à trois états servent normalement d’interface entre les sorties d’un
composant source et un bus. Bien qu’il permette des échanges entre plusieurs sources, le
bus ne peut jamais être accédé par plus d’une source à la fois. Toutes les autres sources
doivent être temporairement déconnectées du bus pour éviter un conflit de bus.
On utilise des circuits à trois états pour connecter ou déconnecter une source à un bus,
comme l’illustre la figure 12–30 a) avec un exemple de deux sources. L’entrée de sélection
. . .
. . .
. . .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
Source
A
Source
B
Source
A
Source
B
Entrée de
sélection S
Mémoires
tampons à
trois états
a) b)
Bus
Bus
à 8
lignes
FIGURE 12–30
Circuits pilotes à trois états servant
d’interface avec un bus.

724 ■INTRODUCTION AUX ORDINATEURS
Entrée Sortie
a) État valide HAUT
Entrée
Validation
Sortie
b) État valide BAS
Validation
FIGURE 12–32
Symboles de mémoires tampons
à trois états.
HAUT
HAUT
HAUT
a)
BAS ou
HAUT
BAS
Déconnecté
(état de haute
impédance)
c)
BAS
HAUT
BAS
b)
FIGURE 12–33
Fonctionnement d’une mémoire tampon à trois états.
S0
S1
S2
S3
S4
S5
S6
S7
∆
∆
∆
∆
∆
∆
∆
∆
FIGURE 12–31
Désignations de sorties à trois états
sur un CI.
sert à connecter la source A ou la source B au bus. Lorsque l’entrée de sélection est au
niveau BAS, la source A est connectée et la source B est déconnectée. De même, quand
l’entrée de sélection est au niveau HAUT, la source B est branchée et la source A est
débranchée. La figure 12–30 b) illustre un circuit équivalent avec des interrupteurs.
Lorsque l’entrée de validation d’un circuit à trois états n’est pas validée, le composant
produit un état de haute impédance et se comporte comme un interrupteur ouvert. De
nombreux CI numériques comportent des tampons internes à trois états pour les lignes de
sortie. Une sortie à trois états est désignée par le symbole ∇, comme le montre la figure 12–31.
Fonctionnement d’une mémoire tampon à trois états La figure 12–32 a) illustre le
symbole logique d’une mémoire tampon à trois états sans inversion d’état valide HAUT. La
partie b) de l’illustration montre un dispositif similaire d’état valide BAS.
Examinons le fonctionnement de base d’une mémoire tampon à trois états en termes
d’inversion et d’interruption, comme l’illustre la figure 12–33. Lorsque l’entrée de validation
est à son niveau actif, la porte agit comme un circuit normal sans inversion, en ce sens que la
sortie est au niveau HAUT si l’entrée est au niveau HAUT ou au niveau BAS lorsque l’entrée
est au niveau BAS, comme on peut le voir respectivement aux parties a) et b). Les niveaux
HAUT et BAS ne représentent toutefois que deux états. La mémoire tampon produit un
troisième état lorsque l’entrée de validation n’est pas à son niveau actif. Sous cette condition,
le circuit se comporte comme un interrupteur ouvert et déconnecte complètement la sortie de
l’entrée, comme le montre la partie c). Cet état du circuit est qualifié d’état de haute impédance.
La plupart des fonctions des microprocesseurs, mémoires et autres CI utilisent des
tampons à trois états pour l’interfaçage des bus. Ces circuits tampons sont indispensables
lorsque deux composants ou plus sont connectés à un bus commun. Pour éviter tout conflit
ou perturbation entre les différents éléments interconnectés, les tampons à trois états
débranchent tous les composants sauf les dispositifs en cours de communication.

INTERFAÇAGE INTERNE ■725
Conflit de bus
Un conflit de bus se produit lorsque deux composants ou plus tentent d’émettre des niveaux
logiques de sortie opposés sur une même ligne de bus. La forme la plus commune de conflit
de bus se produit lorsqu’un composant n’a pas complètement terminé son opération et
qu’un autre dispositif relié au même bus se met en marche. Ce problème se produit généra-
lement dans des systèmes de mémoire, au moment de la commutation du mode de lecture
en mode d’écriture ou vice versa; il provient d’une mauvaise synchronisation du système.
E/S multiplexées
Certains dispositifs qui transmettent et reçoivent des données sont munis de lignes d’entrée
et de sortie combinées appelées ports d’E/S. Ces ports doivent être multiplexés sur le bus
de données. Des circuits pilotes bidirectionnels à trois états peuvent servir d’interfaces entre
ce type d’élément et le bus, comme le montre la figure 12–34 a).
Chaque port d’E/S comporte une paire de circuits tampons à trois états. Lorsque la ligne
est au niveau BAS, le tampon à trois états supérieur
de chaque paire est validé et celui du bas est bloqué. Dans cet état, le composant agit comme
une source et transmet les données au bus. Lorsque la ligne est au niveau HAUT,
le tampon à trois états inférieur de chaque paire est validé pour que le composant agisse
comme un accepteur et reçoive les données du bus, tel qu’illustré à la figure 12–34 b).
Certains dispositifs offrent des opérations d’E/S multiplexées avec des circuits internes.
TRARÉC
TRARÉC(TransmissionRéception)
. . .
. . .
.
.
.
.
.
.
.
.
.
Bus
E/S 7
TRA/RÉC
Ligne
de bus
BAS
E/S
E/S 0
E/S 1
Transmission
HAUT
E/S
Réception
a) b)
.
.
.
Ligne
de bus
FIGURE 12–34
Fonctionnement d’E/S multiplexées.
1. Pourquoi faut-il utiliser des mémoires tampons à trois états pour l’interfaçage de
composants numériques sur un bus commun?
2. Quel est le rôle d’un bus?
SECTION 12–7
RÉVISION

726 ■INTRODUCTION AUX ORDINATEURS
Microprocesseur Mémoire principale
Cache
Contrôleur de
bus PCI
Contrôleur de
bus ISA
Bus local
Bus PCI
Bus ISA
Composants
PCI (prises
d’extension)
Composants
ISA (prises
d’extension)
Coprocesseur
FIGURE 12–35
Illustration simplifiée d’un système
de bus d’ordinateur personnel.
12–8 BUS STANDARD
On pourrait comparer un bus à une « autoroute » de signaux numériques. Un bus est
une série de connexions physiques (traces conductrices d’un circuit imprimé ou fils)
qui transporte les données et autres informations d’un point à un autre. Chaque bus
est également conforme à une série de spécifications standard qui déterminent ses
caractéristiques et les types de signaux qu’il transporte. Les bus internes relient les
différents composants d’un système d’ordinateur : processeurs, mémoires, disques
durs, contrôleurs et cartes d’interface. Les bus externes ou d’E/S transportent des
signaux numériques entre l’ordinateur et le « monde extérieur » et servent d’interfaces
entre l’ordinateur et les périphériques (écran, clavier, souris, imprimante, etc.) ou
d’autres dispositifs comme des appareils de test et de mesure.
Après l’étude de cette section, vous pourrez
■Discuter des différents bus internes et externes série et parallèle ■Définir un bus
local ■Décrire les standards de bus internes PCI et ISA ■Décrire un bus RS-232C
■Décrire un bus FireWire ■Discuter des bus USB, GPIB et SCSI
Bus internes
Les bus internes d’un ordinateur transportent les adresses, les données et les signaux de
commande entre le microprocesseur, la mémoire cache, la mémoire SRAM, la mémoire
DRAM, les disques durs, les prises d’extension (pouvant contenir diverses cartes) et autres
dispositifs internes. La plupart des PC actuels comportent trois types de bus internes : le bus
local,le bus PCI et le bus ISA. La figure 12–35 illustre l’arrangement d’un système de bus.