a + b - L3I.MG BlogUp

21/02/07
21/02/07 B. Miramond – Université de Cergy
B. Miramond – Université de Cergy 1
1
Chapitre 1.
Chapitre 1.
Organisation de l’ordinateur
Organisation de l’ordinateur

21/02/07
21/02/07
2
2
Objectif
Objectif
A terme comprendre l’architecture de la future
A terme comprendre l’architecture de la future
machine à pile (processeur Java).
machine à pile (processeur Java).
Pour cela, il faut comprendre comment s’exécutent les
Pour cela, il faut comprendre comment s’exécutent les
instructions d’un processeur : cycle d’exécution
instructions d’un processeur : cycle d’exécution
machine.
machine.
Cette exécution doit être contrôlée, notion de
Cette exécution doit être contrôlée, notion de
contrôleur, et dans le cas multi-cyles, notion de
contrôleur, et dans le cas multi-cyles, notion de
séquenceur.
séquenceur.
Ce séquenceur sera implanté comme un
Ce séquenceur sera implanté comme un
microprogramme dans l’architecture PicoJava, donc
microprogramme dans l’architecture PicoJava, donc
étude des différentes implantations de contrôleur.
étude des différentes implantations de contrôleur.

21/02/07
21/02/07
3
3
Plan
Plan
I.
I. Cycle d’exécution machine Cycle d’exécution machine
II.
II. Structure en couches de l’ordinateur Structure en couches de l’ordinateur
III.
III. Rappels sur les composants du processeur Rappels sur les composants du processeur
IV.
IV. Implémentation temporelle Implémentation temporelle
1.
1. Mono-cycle Mono-cycle
2.
2. Multi-cycle Multi-cycle
3.
3. Pipeline Pipeline
V.
V. Implémentation du contrôleur Implémentation du contrôleur
1.
1. Architecture RISC Architecture RISC
2.
2. Décodage des instructions Décodage des instructions
3.
3. Microprogrammation Microprogrammation
VI.
VI. Exemple du MIPS R3000 Exemple du MIPS R3000

21/02/07
21/02/07 B. Miramond – Université de Cergy
B. Miramond – Université de Cergy 4
4
I. Cycle d’exécution machine
I. Cycle d’exécution machine

21/02/07
21/02/07
5
5
1. Les rappels :
1. Les rappels :
Architecture de Von Neumann (1952)
Architecture de Von Neumann (1952)
Mémoire (4096 mots de 40 bits) (4096 mots de 40 bits)
Unité de
commande
Unité
arithmétique
et logique
Entrées Sorties
Accumulateur