Introduction aux Systèmes Numériques - CEA-Irfu

Introduction aux Systèmes Numériques
Hervé Le Provost
DSM/Irfu - CEA Saclay
[email protected]
Version 1.1 – 20 Janvier 2012

FPGA - Cellule de Base
herve.le-prov[email protected]
2
i(n..1) Look Up Table
(LUT) M
U
X
FLIP
FLOP o
clock reset
Cellule de Base (CB)
Configuration statique
(SRAM)
FPGA : Field Programmable Gate Array

FPGA - Lego
herve.le-prov[email protected]
3
CB
MR
CB
MR
CB
MR
CB
MR
IBUF
i0
OBUF o
IBUF
i1
Matrice de Routage
Cellule de Base
Ligne de routage Verticale
Ligne de routage Horizontale
Buffer d’entrée
Buffer de Sortie

FPGA - Lego
herve.le-prov[email protected]
4
CB
MR
CB
MR
CB
MR
CB
MR
IBUF
i1
OBUF o
IBUF
i2
o <= i1 and i2;

FPGA-Logique Asynchrone
herve.le-prov[email protected]
5
i1
i2
o
o
i1
i2
FPGA
Glitch
FPGA
SYSTEME CONVERTISSEUR
NUMERIQUE/
ANALOGIQUE
MEMOIRE
o
CPU
Analyse au niveau système
des conséquences d’un
glitch :
•Ordre de conversion N/A
erroné
•Ecriture mémoire erronée