A : 2 - Le2i

Parallel computation models
Taxonomy of network architecture:
•SIMD
•MIMD
•Single Program Multiple Data (SPMD)
Communication Models
•Shared variable communication
Shared Memory: PRAM Mode
•Message passing communication
Systolic Array: Regularly connected, special hardware
•for specific problem. Input is pipelined one by one and synchronized with clock.
Interconnection networks
•Bus, crossbar, tree, Multistage networks,
•Hypercube, DeBruin's Graph, Cube Connected Cycles
Convergence:
•Logically shared memory, physically interconnection network

Modèle de Graphe (DAG)

Modèle PRAM
Une extension simple du modèle classique RAM (Random Access Memory)
pour prendre en compte la multiplicité de processeurs
Propriétés
•p Processeurs ayant chacun une mémoire local (non accessible aux
processeurs)
•Une Mémoire Globale (Shared-Memory) partagée par tous les processeurs
•Chaque processeur a un indexe (une identité) i (0 i p-1 qui peut être utilisé
dans les comparaisons logiques ou les calculs d'adresses
Mémoire Globale (Shared –Memory)
P1 P2 Pp

Modèle PRAM
Deux modes d'opération du modèle PRAM :
Synchrone
•Les processeurs évoluent de manière synchronisée sous le contrôle d'une
horloge commune. A chaque étape (unité de temps), les processeurs actifs
exécutent la même instruction sur des données (déterminées selon les indexes
des processeurs)
FA chaque étape, certains processeurs sont inactifs
FCe mode est adapté aux architecture de type SIMD, MIMD
Asynchrone
•Chaque processeur évolue sous le contrôle d'une horloge locale. Le
programmeur doit inclure des points de synchronisation quand nécessaire
pour coordonner les activités des processeurs.
FPlutôt adapté aux architectures MIMD

Modèle PRAM
Exemple d'opération en MODE SYNCHRONE
On exécute en mode synchrone sur une machine parallèle à 4 processeurs,
l'instruction suivante :
Algorithme : Processeur i
Input : (1) A, B (2) i, identité du processeur
Output : (1) C
Begin If ( B==0) C = A
Else C = A/B
End