Projet, ELE6306

ELE6306 : Test de systèmes électroniques
Projet de cours
Synthèse des algorithmes pour les
générateurs automatiques de vecteurs de
tests (ATPG) pour les circuits séquentiels
Francis St-Pierre ; Olivier-Don Truong
Professeur : A. Khouas
Département de génie électrique
École Polytechnique de Montréal

Projet, ELE6306 - avril 17 École Polytechnique de Montréal
1
Plan
Introduction
Méthode Time-Frame
Algorithme Essential
Algorithme Hitec
Algorithme Atoms
Méthode Séquence d’initialisation
simulation séquentielle basée
Algorithme CONTEST
Algorithme GENTEST
Algorithme ALT-TEST
Comparaison des méthode
Algorithme pour TETRAX MAX ET FAST SCAN
Conclusion

Projet, ELE6306 - avril 17 École Polytechnique de Montréal
2
Introduction
Utilisation des ATPG pour les circuits séquentiels
Différence des ATPG pour les circuits combinatoire et les
circuits séquentiels. Procédure de test différente
Différence et avantage face à la méthode de chaîne de Scan
Il y a deux méthodes utilisées pour les ATPG séquentiels :
Les Time Frames et la simulation séquentielle basée

Projet, ELE6306 - avril 17 École Polytechnique de Montréal
3
Dérouler le circuit dans le temps
Chaque fenêtre (frame) représente le circuit à un moment
différent dans le temps
Faute présente pour chaque fenêtre
Application d’algorithmes combinatoires au circuits
séquentiels
Expension en Time-Frame

Projet, ELE6306 - avril 17 École Polytechnique de Montréal
4
Raisons
5 valeurs logiques ne prenaient pas en
compte la répétition des effets d’une
faute dans un circuit séquentiel
Propagation faute jusqu’à une sortie
primaire, celle-ci sera présente pour
chaque time frame.
Cette façon d’attribuer des valeurs fera
représenter le circuit comme deux
machines qui seront simulées
simultanément par l’ATPG
Besoin d’exécuter cette opération une
seule fois vue qu’elle est effectuée en
même temps dans un time frame
Nine-valued logic