Projet, ELE6306 - Polytechnique Montréal

ELE6306 : Test de systèmes électroniques
Techniques de test à vitesse nominale (at-speed)
avec équipement de test opérant à vitesse
inférieure
Tommy Désilets; Éric Lebel
Professeur : A. Khouas
Département de génie électrique
École Polytechnique de Montréal

Projet, ELE6306 - avril 17 École Polytechnique de Montréal
1
Plan
Problématique
Fautes de délai
Techniques de test « at-speed »
Multiplexage/Démultiplexage
Sérialiseur/Désérialiseur
BIST
Délai contrôlable
Basse tension
Comparaisons - Conclusion

Projet, ELE6306 - avril 17 École Polytechnique de Montréal
2
Problématique
Plusieurs problèmes dans les circuits intégrés
peuvent seulement être détectés en testant à la
vitesse nominale
Diaphonie
Bruit
Fautes de délai
Les testeurs sont souvent plus lents que le DUT
Éliminer le testeur
Circuiterie spéciale

Projet, ELE6306 - avril 17 École Polytechnique de Montréal
3
Faute de délai
Faute de délai de porte (Gate delay fault)
Une porte est identifiée comme trop lente
Faute de chemin (path delay fault)
Le délai d’un chemin spécifique excède une valeur limite
donnée

Projet, ELE6306 - avril 17 École Polytechnique de Montréal
4
Test des fautes de délais
Paires de vecteur
V1 initialise
V2 provoque une transition
Temps entre l’application de V2 et la capture de la sortie <
que Tnominale
Test robuste: le test d’un chemin ne peut pas être invalidé
par une faute dans un autre chemin ( problématique de
l’ATPG)