Filtre de Farrow
publicité
Développement et Synthèse d’un Filtre Farrow Entièrement Générique en VHDL ___________________________________ Application à la Radio Logicielle Restreinte Ludovic BARRANDON Samuel CRAND, Dominique HOUZET L. Barrandon – JNRDM 2005 - 10/05/2005 1/22 Plan • Utilité d’un filtre de Farrow – Contexte radio logicielle – Conversion de fréquence d’échantillonnage • Construction d’un filtre de Farrow – Principe de fonctionnement – Description VHDL systématique • Résultats – Simulation – Synthèse architecturale pour un FPGA • Conclusion, perspectives L. Barrandon – JNRDM 2005 - 10/05/2005 2/22 Contexte Radio Contexte Logicielle radioRestreinte logicielle (1/2) • Evolution des systèmes télécom vers la versatilité De + en + d’opérations effectuées en numérique • Conséquences : – Les contraintes sur les convertisseurs sont élevées – Certaines opérations effectuées en RF aujourd’hui se déplacent vers le numérique L. Barrandon – JNRDM 2005 - 10/05/2005 3/22 Contexte Radio Contexte Logicielle radioRestreinte logicielle (2/2) RF Fréq. intermédiaire Analog. Signal numérisé Front-end numérique CAN Bande de base Démodulation Filtrage (anti-aliasing, sélection canal) Conversion de fréquence d’échantillonnage (SRC) 2 objectifs – Synthèse systématique du FEN = Passage automatisé des contraintes implémentation – Mise au point d’IP génériques et paramétrables = Faciliter la réutilisation L. Barrandon – JNRDM 2005 - 10/05/2005 4/22 Qu’est-ce que la SRC? Conversion de fréquence d’échantillonnage (1) (2) Fréquence de conversion A/N supposée fixée Le débit des données en bande de base est imposé par chaque standard télécom. Débit = fréquence CAN xn Fx 1 Tx Filtre linéaire h(n,m) ym Fy x(n) ya (t ) Débit imposé par le std 1 Ty y (l ) t nl 1T tl 1 l 1T nlT l T tl nl 1T tl 1 1T l L. Barrandon – JNRDM 2005 - 10/05/2005 5/22 Systèmes de SRC (1/3) • Solution intuitive : – – – – Échantillonner le signal Conversion numérique analogique Filtrage analogique Re-échantillonnage xn xkT1 CNA xa t n kT1 solution à écarter problèmes de : – linéarité – de bruit – de consommation filtre passe-bas h(t) yt CAN ymT2 Principe utile pour comprendre les filtres multifréquences L. Barrandon – JNRDM 2005 - 10/05/2005 6/22 Systèmes de SRC (2/3) • 3 familles de filtres FIR permettent de faire de la SRC: – Les filtres CIC z-1 z-1 N z-M + z-M + – Les filtres polyphases FIR1 f0 – Les filtres à temps continu f0 f0/N f0 FIR2 • Filtres polynomiaux • Filtre de Farrow L. Barrandon – JNRDM 2005 - 10/05/2005 7/22 Systèmes de SRC (3/3) Structure Coefficient SRC Conformation Compacité de la fonction (multiplieurs) de transfert (FT) CIC Entier ++ -(pas de coef) (pas de coef) Utilisation Difficile à utiliser seul, FT figée FIR interpolateur / décimateurs Entier - ++ Facteurs SRC entiers seulement Filtres d’interpolation Quelconque -- ++ Aucune restriction L. Barrandon – JNRDM 2005 - 10/05/2005 8/22 Plan • Utilité d’un filtre de Farrow – Contexte radio logicielle – Conversion de fréquence d’échantillonnage • Construction d’un filtre de Farrow – Principe de fonctionnement – Description VHDL systématique • Résultats – Simulation – Synthèse architecturale pour un FPGA • Conclusion, perspectives L. Barrandon – JNRDM 2005 - 10/05/2005 9/22 Filtre de Farrow : architecture FIR(M) FIR(1) FIR(0) L. Barrandon – JNRDM 2005 - 10/05/2005 10/22 Filtre de Farrow : principe de fonctionnement Caractéristiques – Possibilité de répondre à un facteur de SRC quelconque sans rechargement des coefficients à chaque échantillon – M+1 sous filtres de longueur N – Les coefficients sont déterminés par décomposition polynomiale de la réponse impulsionnelle Avantages principaux : • Les coefficients sont fixes • Le seul paramètre variable est l’intervalle fractionnaire µ Ces caractéristiques rendent la structure Farrow intéressante pour l’implémentation L. Barrandon – JNRDM 2005 - 10/05/2005 11/22 Filtre de Farrow : construct° d’un modèle VHDL (1/2) • Il faut anticiper le résultat de synthèse dès la conception – Problème de synchronisation des variables internes Latence des multiplieurs et des additionneurs retard entrée Latences identiques FIR(M) retard FIR(1) FIR(0) retard retard retards Désynchronisation des sorties • Insertion de retards dans la propagation de • Insertion de retards soit – En sortie de chaque branche – En entrée économie de ressources L. Barrandon – JNRDM 2005 - 10/05/2005 12/22 Filtre de Farrow : construct° d’un modèle VHDL (2/2) clock entree addr enable load sortie param Addr (1..0) Paramètre modifié Fonctionnement Le coef à changer est repéré par : M = n° de branche N = Position dans la branche 00 Coefn,m 01 M M = param = param (LSB) deci = param (MSB) 11 L. Barrandon – JNRDM 2005 - 10/05/2005 13/22 Plan • Utilité d’un filtre de Farrow – Contexte radio logicielle – Conversion de fréquence d’échantillonnage • Construction d’un filtre de Farrow – Principe de fonctionnement – Description VHDL systématique • Résultats – Simulation – Synthèse architecturale pour un FPGA • Conclusion, perspectives L. Barrandon – JNRDM 2005 - 10/05/2005 14/22 Filtre de Farrow : étude de cas • Caractéristiques: – passe-bas – 4 branches d’ordre 4 16 coefficients – décimation de facteur 2,453125 Réponse en fréquence Amplitude (dB) Amplitude Réponse impulsionnelle Fréquences normalisées L. Barrandon – JNRDM 2005 - 10/05/2005 15/22 Filtre de Farrow : résultats de simulation (1/2) Passe-bas Re-échantillonnage clk entrée Sortie sans décimation Sortie avec décimation Latence L. Barrandon – JNRDM 2005 - 10/05/2005 16/22 Filtre de Farrow : résultats de simulation (2/2) Phénomène de glissement de la réponse impulsionnelle clk entrée sortie L. Barrandon – JNRDM 2005 - 10/05/2005 17/22 Filtre de Farrow : résultats de synthèse (1/2) • Exploration des résultats de synthèse sur les multiplieurs des branches de FIR – Dédiés (~ ASIC internes) ou distribués – Pipelining : compromis latence / vitesse max – L’archi impose d’obtenir un résultat par coup d’horloge multiplieurs parallèles • Composant cible = Virtex2, 1 million de portes – 5120 cellules logiques (slices) – 40 multiplieurs dédiés L. Barrandon – JNRDM 2005 - 10/05/2005 18/22 Filtre de Farrow : résultats de synthèse (2/2) Archi des multiplieurs latence (pipelining) Fmax du filtre Farrow Ressources (slices) Bloc multiplieurs Bloc 1 97 MHz 620 12.1% 19 Bloc 2 99 MHz 618 12.1% 19 Distribué 1 75 MHz 1925 37.6% 3 Distribué 4 99 MHz 2346 45.8% 3 L. Barrandon – JNRDM 2005 - 10/05/2005 19/22 Plan • Utilité d’un filtre de Farrow – Contexte radio logicielle – Conversion de fréquence d’échantillonnage • Construction d’un filtre de Farrow – Principe de fonctionnement – Description VHDL systématique • Résultats – Simulation – Synthèse architecturale pour un FPGA • Conclusion, perspectives L. Barrandon – JNRDM 2005 - 10/05/2005 20/22 Conclusion et perspectives • Validation comportementale et synthèse d’un filtre Farrow codé en VHDL • Il faut chercher à économiser les ressources pour permettre l’utilisation d’ordre de filtre plus grands – Parallélisation des opérations effectuées dans le branches FIR – Etude des évolutions de la structure Farrow directe • Structure transposée • Structure modifiée • Structure prolongée L. Barrandon – JNRDM 2005 - 10/05/2005 21/22 Merci de votre attention L. Barrandon – JNRDM 2005 - 10/05/2005 22/22
