Du transistor à l`ordinateur

Table des matières
Remerciements
xviii
1 Du transistor à la porte logique
1.1 Rappels : dipôles électriques et loi d’Ohm . . . . . . .
1.2 Circuits série, circuits parallèles . . . . . . . . . . . .
1.3 Le transistor NMOS . . . . . . . . . . . . . . . . . . .
1.4 L’inverseur en NMOS . . . . . . . . . . . . . . . . . .
1.5 Table de vérité de l’inverseur logique . . . . . . . . . .
1.6 La porte NON OU ou porte NOR . . . . . . . . . . .
1.7 Autres types classiques de portes logiques à deux entrées . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.8 Compléments sur le transistor NMOS . . . . . . . . .
1.9 Fonctionnement réel d’un inverseur logique . . . . . .
1.10 Porte de type RTL, portes CMOS . . . . . . . . . . . .
1.11 Exercices et travaux pratiques . . . . . . . . . . . . .
.
.
.
.
.
.
1
1
2
4
6
8
9
.
.
.
.
.
10
11
12
13
15
2 De la porte logique à la fonction logique
2.1 Circuits combinatoires et circuits séquentiels .
2.2 L’algèbre de Boole : . . . . . . . . . . . . .
2.3 Forme Canonique, Minterms et Maxterms . .
2.4 Synthèse d’un circuit combinatoire . . . . .
2.5 Méthode de Karnaugh . . . . . . . . . . . . .
2.5.1 Cas à deux variables binaires d’entrée
2.5.2 Cas à 3 ou 4 variables d’entrée : . . .
2.6 Cas de sorties indéterminées . . . . . . . . .
2.7 Représentation simplifiée des minterms . . .
.
.
.
.
.
.
.
.
.
21
21
22
23
23
26
26
27
29
29
iii
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
iv
Du transistor à l’ordinateur
2.8
2.9
2.10
2.11
Méthode de Karnaugh pour 5 et 6 variables :
Au delà de la méthode de Karnaugh : . . . .
Exercices . . . . . . . . . . . . . . . . . . .
Travaux pratiques . . . . . . . . . . . . . . .
.
.
.
.
.
.
.
.
.
.
.
.
30
31
32
33
3 Représentation : nombres et chaînes de caractères
3.1 Bits nécessaires pour la représentation d’un nombre . . .
3.2 Différents types de codage . . . . . . . . . . . . . . . .
3.2.1 Le codage naturel . . . . . . . . . . . . . . . . .
3.2.2 L’incrémentation et l’addition en binaire naturel .
3.3 Représentation des nombres négatifs . . . . . . . . . . .
3.3.1 La représentation par signe et valeur absolue . .
3.3.2 La représentation en complément à un . . . . .
3.3.3 La représentation en complément à deux . . . . .
3.4 Réalisation du complément à deux d’un
nombre . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5 Représentations hexadécimale et octale . . . . . . . . .
3.5.1 Méthode pour transformer un nombre décimal
positif en un nombre binaire naturel . . . . . . .
3.5.2 Transformation d’un nombre binaire naturel en
valeur décimale . . . . . . . . . . . . . . . . .
3.6 Les problèmes de débordement des calculs . . . . . . . .
3.7 Le codage des caractères . . . . . . . . . . . . . . . . .
3.8 Le codage de Gray . . . . . . . . . . . . . . . . . . . .
3.9 Les nombres flottants . . . . . . . . . . . . . . . . . . .
3.10 Exercices . . . . . . . . . . . . . . . . . . . . . . . . .
35
35
36
37
37
38
39
40
41
4 Quelques fonctions logiques importantes
4.1 Le bus . . . . . . . . . . . . . . . . . . . . . .
4.2 Le multiplexeur ou sélecteur . . . . . . . . . .
4.3 L’additionneur-soustracteur . . . . . . . . . . .
4.4 La bascule D, cellule mémoire élémentaire . . .
4.5 Le registre de N bits . . . . . . . . . . . . . .
4.6 La mémoire adressable . . . . . . . . . . . . .
4.7 Le compteur avec chargement parallèle . . . .
4.8 Quelques idées sur la réalisation d’une bascule
4.9 Bascules sur niveau . . . . . . . . . . . . . . .
51
51
52
55
56
58
59
60
62
62
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
42
42
43
44
44
45
46
47
48
Table des matières
4.10 Bascules sur front . . . . . . . . . . . .
4.11 Sur la réalisation des
mémoires . . . . . . . . . . . . . . . .
4.12 Les mémoires vives . . . . . . . . . . .
4.13 Disques magnétiques et disques optiques
4.14 Exercices . . . . . . . . . . . . . . . .
4.15 Travaux pratiques . . . . . . . . . . . .
v
. . . . . . . . . 63
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
5 La machine de Von Neuman
5.1 Introduction . . . . . . . . . . . . . . . . . . . . . . .
5.2 Un ordinateur minimaliste . . . . . . . . . . . . . . .
5.3 Langage machine, représentation symbolique des instructions et langage d’assemblage . . . . . . . . . . .
5.4 Représentation synthétique des actions de l’instruction
5.5 Un jeu d’instructions simplifié . . . . . . . . . . . . .
5.6 Les modes d’adressage . . . . . . . . . . . . . . . . .
5.6.1 Adressage immédiat . . . . . . . . . . . . . .
5.6.2 Adressage direct . . . . . . . . . . . . . . . .
5.6.3 Autres modes d’adressage . . . . . . . . . . .
5.7 Analyse détaillée des différentes actions réalisées par
une instruction . . . . . . . . . . . . . . . . . . . . .
5.7.1 Cas de l’instruction LDA en mode immédiat .
5.7.2 Cas d’une instruction STA en mode direct . .
5.7.3 Cas d’une instruction LDA en mode direct . .
5.7.4 Cas de l’instruction ADD . . . . . . . . . . . .
5.7.5 Étude des instructions de branchement . . . . .
5.8 Les divers niveaux de programmation possibles . . . .
5.9 Un exemple très simple de programme . . . . . . . . .
5.10 Exercices . . . . . . . . . . . . . . . . . . . . . . . .
5.11 Travaux pratiques . . . . . . . . . . . . . . . . . . . .
6 Machine simple : chemin de données, unité de contrôle
6.1 Proposition d’un chemin de données . . . . . . . . .
6.2 Détails d’un chemin de données possible . . . . . . .
6.3 Étude du séquencement de chacune des instructions .
6.4 Micro-instructions . . . . . . . . . . . . . . . . . . .
6.5 Exercices . . . . . . . . . . . . . . . . . . . . . . .
.
.
.
.
.
.
.
.
.
.
66
66
68
70
72
75
. 75
. 76
.
.
.
.
.
.
.
77
78
78
79
79
80
80
.
.
.
.
.
.
.
.
.
.
80
81
83
84
84
84
85
86
89
91
.
.
.
.
.
93
93
94
97
101
105
vi
Du transistor à l’ordinateur
6.6
Travaux pratiques . . . . . . . . . . . . . . . . . . . . . 105
7 Programmes bouclés et sous programmes
107
7.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . 107
7.2 Quelques autres modes d’adressage classiques . . . . . . 108
7.2.1 Le mode INDIRECT . . . . . . . . . . . . . . . 108
7.2.2 Le mode INDEXÉ . . . . . . . . . . . . . . . . 108
7.2.3 le mode basé . . . . . . . . . . . . . . . . . . . 109
7.2.4 Réalisation de l’adressage INDIRECT . . . . . . 110
7.3 Modifications du chemin de données permettant la réalisation du mode indexé . . . . . . . . . . . . . . . . . . 110
7.4 Instructions supplémentaires nécessaires . . . . . . . . . 110
7.5 Adressage indexé, réalisation de programmes bouclés . . 112
7.6 Appels et retours de sous programmes . . . . . . . . . . 114
7.6.1 Les différentes questions à résoudre . . . . . . . 115
7.7 Sauvegarde de la valeur du compteur ordinal : BAL (branch
and link) . . . . . . . . . . . . . . . . . . . . . . . . . . 116
7.8 Exemple simple d’appel de sous programme . . . . . . . 116
7.9 Instructions, possibilités et choix pour le simulateur du
chapitre . . . . . . . . . . . . . . . . . . . . . . . . . . 117
7.10 Les registres généraux . . . . . . . . . . . . . . . . . . 118
7.11 Les indicateurs : avantages et problèmes . . . . . . . . . 120
7.12 Exercices . . . . . . . . . . . . . . . . . . . . . . . . . 121
7.13 Travaux pratiques . . . . . . . . . . . . . . . . . . . . . 122
8 Le langage d’assemblage et l’assembleur
8.1 Introduction . . . . . . . . . . . . . . . . . . . . .
8.2 Le langage d’assemblage . . . . . . . . . . . . . .
8.2.1 Instructions et directives d’assemblage . . .
8.2.2 Symboles, valeurs numériques et lexicales .
8.2.3 Les directives d’assemblage de base . . . .
8.2.3.1 ORG : (Origin) . . . . . . . . .
8.2.3.2 END : (Fin du code source) . . .
8.2.3.3 RMW : (Reserve memory words)
8.2.3.4 FCW : (Form constant word) . .
8.2.3.5 EQU : (Equate) . . . . . . . . .
8.2.4 Les instructions . . . . . . . . . . . . . . .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
125
125
126
126
128
129
129
129
129
130
130
130
Table des matières
vii
8.2.5
8.3
8.4
8.5
8.6
8.7
Les modes d’adressage Mode d’adressage . . . . 131
8.2.5.1 Le mode IMMEDIAT . . . . . . . . . 131
8.2.5.2 Le mode DIRECT . . . . . . . . . . . 131
8.2.6 Calcul du champ paramètre . . . . . . . . . . . 132
Fonctionnement d’un assembleur . . . . . . . . . . . . . 132
8.3.1 Structure d’un assembleur à deux passes . . . . . 133
8.3.2 Deuxième passe d’assemblage . . . . . . . . . . 137
Traduction manuelle d’un programme impératif en assembleur . . . . . . . . . . . . . . . . . . . . . . . . . . 137
8.4.1 Traduction d’instructions simples . . . . . . . . 139
8.4.2 Traduction de boucles de programmes . . . . . . 140
8.4.3 Exemple de calculs sur des tableaux de structures 145
Extension des fonctions des assembleurs . . . . . . . . . 147
8.5.1 Programmes modulaires, édition de liens . . . . 147
Notion de macro fonction . . . . . . . . . . . . . . . . 149
Exercices et travaux pratiques . . . . . . . . . . . . . . 149
9 Entrées et sorties simples
9.1 Introduction . . . . . . . . . . . . . . . . . . .
9.2 Notion de coupleur . . . . . . . . . . . . . . .
9.3 Jeu d’instruction spécialisé pour entrées sorties
9.4 E-S et spécialisation d’adresses mémoire . . . .
9.5 Bus d’entrées sorties . . . . . . . . . . . . . .
9.6 Les entrées sorties en mode programmé . . . .
9.7 Les entrées sorties en mode interruption
(premier aperçu) . . . . . . . . . . . . . . . . .
9.8 Exercices . . . . . . . . . . . . . . . . . . . .
9.9 Travaux pratiques . . . . . . . . . . . . . . . .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
153
153
154
155
156
157
158
. . . . . 159
. . . . . 160
. . . . . 162
10 Pile logicielle : réalisation et applications
165
10.1 Introduction : notion de pile . . . . . . . . . . . . . . . 165
10.2 Les deux fonctions principales d’une pile : empilage et
dépilage . . . . . . . . . . . . . . . . . . . . . . . . . . 166
10.3 Application aux appels et retours de sous-programmes . 167
10.4 Exemple simple d’appel au sous programme utilisant la
pile . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168
10.5 Un exemple plus complexe : appel à une fonction récursive170
viii
Du transistor à l’ordinateur
10.6
10.7
10.8
10.9
Gestion de la pile dans cet exemple
Utilisation de machines à pile . . .
Exercices . . . . . . . . . . . . .
Travaux pratiques . . . . . . . . .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
172
175
176
180
11 Notions sur les systèmes d’interruption
11.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . .
11.2 Quelques conséquences immédiates sur les interruptions
11.3 Étude d’un petit système d’interruption pour la machine
simulée . . . . . . . . . . . . . . . . . . . . . . . . . .
11.4 Modifications du chemin de données . . . . . . . . . . .
11.5 Modifications du microprogramme . . . . . . . . . . . .
11.6 Instruction RTI de retour d’interruption . . . . . . . . .
11.7 Quelques application des systèmes d’interruption . . . .
11.7.1 Transferts automatiques et mode Accès Direct
Mémoire (DMA) . . . . . . . . . . . . . . . . .
11.8 Interfaçage d’un disque magnétique . . . . . . . . . . .
11.8.1 Les instructions émulées . . . . . . . . . . . . .
11.8.2 Application des interruptions dans les systèmes
en temps partagé . . . . . . . . . . . . . . . . .
11.9 Partage d’une interruption par plusieurs périphériques .
11.10Exercices . . . . . . . . . . . . . . . . . . . . . . . . .
11.11Travaux pratiques système d’interruption simplifié . . .
181
181
183
A Correction des exercices proposés
A.1 Correction des exercices du chapitre 1(page 15) .
A.2 Correction des exercices du chapitre 2 (page 32) .
A.3 Correction des exercices du chapitre 3 (page 48) .
A.4 Correction des exercices du chapitre 4 (page 70) .
A.5 Correction des exercices du chapitre 5 (page 105)
A.6 Correction des exercices du chapitre 6 (page 121)
A.7 Correction des exercices du chapitre 7 (page 121)
A.8 Correction des exercices du chapitre 8 (page 149)
A.9 Correction des exercices du chapitre 9 (page 160)
A.10 Correction des exercices du chapitre 10 (page 176)
A.11 Correction des exercices du chapitre 11 (page 196)
199
199
201
206
209
215
219
222
229
230
236
244
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
184
186
186
187
188
188
190
191
191
193
196
197
Table des matières
B Utilisation des feuilles de calcul
B.1 Remise à zéro des simulateurs . . . . . . .
B.2 Classeur TP_1 . . . . . . . . . . . . . . . .
B.3 Classeur TP_2 . . . . . . . . . . . . . . . .
B.4 Classeur TP_5 . . . . . . . . . . . . . . . .
B.5 Classeur TP_6 . . . . . . . . . . . . . . . .
B.6 Classeur TP_7 . . . . . . . . . . . . . . . .
B.7 Classeur TP_9 . . . . . . . . . . . . . . . .
B.8 Classeur TP_11 . . . . . . . . . . . . . . .
B.9 Remarques de réalisation à l’usage exclusif
gnants . . . . . . . . . . . . . . . . . . . .
C
ix
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
des ensei. . . . . .
.
.
.
.
.
.
.
.
249
250
250
253
253
254
254
255
255
. 256
Assembleur
C.1 Mode d’emploi de l’assembleur . . . . . . . . . . . . .
C.2 Fonctionalités de l’assembleur . . . . . . . . . . . . . .
C.2.1 Directives d’assemblage . . . . . . . . . . . . .
C.2.2 Découpage en champs . . . . . . . . . . . . . .
C.3 Versions d’assembleur, instructions et compatibilités avec
les machines proposées . . . . . . . . . . . . . . . . . .
C.3.1 La Machine0 . . . . . . . . . . . . . . . . . . .
C.3.2 La Machine1 . . . . . . . . . . . . . . . . . . .
C.3.3 La Machine2 . . . . . . . . . . . . . . . . . . .
C.3.4 La Machine3 . . . . . . . . . . . . . . . . . . .
C.3.5 La Machine4 . . . . . . . . . . . . . . . . . . .
C.4 Exemple d’utilisation de l’assembleur . . . . . . . . . .
259
259
260
260
260
261
261
261
262
262
262
264
Bibliographie
269
Index des concepts et notions . . . . . . . . . . . . . . . . . . 272
Préface
Hé bien voilà, ça manquait, et ça me manquait. Un ouvrage pédagogique, clair sans autre prétention que faire comprendre les principes
de base qui président à la conception des ordinateurs électroniques. De
nombreux exercices viennent illustrer le propos et surtout conforter le
lecteur ou la lectrice, dans sa progression. Outre les exercices proprement dits, le lecteur devient acteur à travers les simulateurs pour s’assurer de sa compréhension. Au delà de l’apprentissage de l’électronique
des ordinateurs, il y a un incontestable aspect ludique qui, soyons en
certains, « accrochera » le lecteur, ou la lectrice. La progression nous
amène tout d’abord de l’électronique stricto sensu à la porte logique
après nous avoir rappelé quelques principes élémentaires d’électricité.
On entre alors dans le vif du sujet. Après s’être donné l’outil matériel, à
savoir la porte logique, clé de l’élaboration de tout appareil électronique
l’auteur nous entraîne dans les considérations mathématiques. Il s’agit
de la base théorique nécessaire au calcul électronique, à savoir l’algèbre
de Boole qui illustre ce qu’avait pressenti Leibnitz, lequel disait qu’on
pouvait décrire le monde entier avec deux symboles seulement. La réalisation concrète des circuits nécessite non seulement qu’on puisse représenter les nombres et les symboles par des positions binaires, mais aussi
que ce soit fait dans un souci d’efficacité. D’où un volet un peu théorique sur le codage et plus généralement la représentation des nombres
et symboles. Ces principes et préliminaires théoriques acquis, l’auteur
aborde l’aspect purement physique du stockage des nombres et symboles, les différents types de mémoires. Ceci étant fait, on peut passer à
la réalisation d’un ordinateur a minima, la machine de Jànos Neumann 1
1. Appelé à tort Von Neumann dans la littérature spécialisée.
xix
xx
Du transistor à l’ordinateur
qui est la réalisation physique du concept théorique de la Machine de
Turing. Dés lors, par introduction pas à pas d’améliorations, rationalisations, l’auteur nous guide dans les méandres de l’électronique de calcul
jusqu’à ce qu’on ait une vue d’ensemble de la réalisation et du fonctionnement d’un ordinateur. Au passage il nous initie à la programmation
système et à la microprogrammation qui ne sont ni l’une ni l’autre les
parties les plus faciles à maîtriser en matière de programmation.
Tel est le résultat d’une trentaine d’années d’enseignement de la matière par Claude Timsit. Mais il ne s’agit pas que d’enseignement. Sans
le dire, Claude Timsit nous fait ici bénéficier de sa non moins longue
expérience en recherche. Que le lecteur se laisse guider, un pas devant
l’autre et il arrivera au bout, et les ordinateurs n’auront plus pour lui
aucun secret.
Pr. Ivan Lavallée
Chapitre 1
Du transistor à la porte
logique
1.1
Rappels : dipôles électriques et loi d’Ohm
Un dipôle électrique comporte comme son nom l’indique deux bornes d’accès. Ses caractéristiques sont représentées habituellement par
une courbe I=f(V) (I étant l’intensité circulant dans le dipôle et V la différence de potentiel à ses bornes) si ce dipôle ne dépend pas d’entrées de
contrôle supplémentaires, ou par un réseau de ces courbes paramétré par
ces valeurs supplémentaires. Ces caractéristiques peuvent être linéaires
ou non linéaires. Si elles sont linéaires, on a affaire à une résistance pure.
Autrement on parlera de résistance non linéaire. La figure 1.1 représente
les caractéristiques de quelques dipôles classiques.
La loi d’Ohm indique que pour toute résistance, on définit une relation entre le courant traversant un dipôle et la tension à ses bornes sous
la forme U=RI dans laquelle U est exprimé en Volts, I en Ampères et
R en Ohms. Cette relation peut s’appliquer que la résistance soit pure
ou non linéaire, auquel cas R n’est pas constante. Pour un dipôle non
linéaire on qualifie de résistance statique la valeur U/I pour le point de
fonctionnement choisi (I et U fixés).
1
2
Du transistor à l’ordinateur
F IGURE 1.1 – Caractéristiques de quelques dipôles : a) une résistance pure, b)
résistance non linéaire (ici une diode) c) réseau de caractéristiques (transistor)
F IGURE 1.2 – Mise en série de deux résistances
1.2
Circuits série, circuits parallèles
Le courant ne peut passer que d’une borne d’un dipôle à l’autre
borne, donc il n’y a pas de perte. Si l’on met deux résistances en série, en faisant en sorte que la résistance des connexions entre les résistances R1 et R2 soit relativement négligeable, on obtient le schéma de
la figure 1.2.
Le courant circulant dans R1 entre par la borne A et ressort par la
borne B, et ne peut passer dans le circuit décrit que par la résistance
R2. On en déduit que les deux débits sont identiques : i=i1=i2. On peut
traduire ceci par la première loi de Kirchhoff, dite loi des nœuds : en
chaque borne d’un circuit la somme des courants entrant est égale à la
somme des courants sortants.
Si l’on reprend la loi d’Ohm appliquée à ce circuit, on peut écrire
V1= R1*i et V2=R2*i. De même la différence de potentiel aux bornes
Chapitre 1. Du transistor à la porte logique
3
F IGURE 1.3 – Mise en parallèle de deux résistances
d’entrée et de sortie globale du circuit est par construction même la
somme (vectorielle) des différences de potentiel (ou tensions) aux bornes
des deux résistances. V=V1+V2. (C’est la loi des sommes de différences
de potentiel).
Calculons la résistance équivalente de cette mise en série. On aura
donc Rs =V/i (application de la loi d’Ohm), soit Rs= (V1+V2)/i = V1/i+
V2/i= R1+ R2.
La résistance équivalente d’un circuit comportant des résistances en
série est égale à la somme de ces résistances
De même il est possible de trouver la résistance équivalente à deux
résistances mises en parallèle (figure 1.3).
La tension V appliquée aux bornes des deux résistances est la même,
en outre le courant ne pouvant circuler que dans R1 ou dans R2 entre
A et B, l’intensité circulant dans le circuit est la somme des intensités
circulant dans chaque branche.
On peut donc écrire :
V=R1*i1=R2*i2 et i=i1+i2
Donc Rp = V/i = V/(i1+i2) = V/(V/R1 + V/R2).
En réduisant V/R1 et V/R2 au même dénominateur on obtient donc :
V/(V(R1+R2)/R1R2) soit finalement Rp=R1R2/(R1+R2).
Ou encore 1/Rp= 1/R1+1/R2 .
La valeur 1/R s’appelle conductance de la résistance R.
La conductance équivalente à un circuit comportant mise en parallèle de deux résistances est égale la somme des conductances de ses
éléments.
4
Du transistor à l’ordinateur
F IGURE 1.4 – Un transistor et son modèle mécanique.
1.3
Le transistor NMOS
Nous pouvons facilement comparer un transistor à effet de champ de
type NMOS 1 (représenté en figure 1.4 à un canal, situé entre deux électrodes la source et le drain, destiné à conduire l’électricité dans certains
cas et à la bloquer dans d’autres cas. L’électrode de commande s’appelle
la grille.
On peut représenter de façon assez proche de la réalité physique ce
fonctionnement par un modèle mécanique très simple (figure 1.4).
Un fluide avec une certaine pression est appliqué à un canal souple
réalisé par exemple par un tube en caoutchouc. Un système de levier
permet de commander simplement l’ouverture du canal.
Dans le modèle hydraulique dessiné ici, si la pression appliquée sur
le levier est supérieure à une certaine valeur, le tuyau va s’ouvrir, laissant passer le fluide. Au delà d’une certaine pression le tube sera complètement ouvert. Par contre le diamètre du tube et sa longueur vont
naturellement limiter le débit circulant à une valeur maximale.
1. NMOS : Metal Oxyde Semiconductor de type N. On sait facilement réaliser ce
type de transistor ainsi que le transistor de type P ou PMOS dans des circuits intégrés à
grande échelle. Ce type de transistor sera présenté plus loin.
Chapitre 1. Du transistor à la porte logique
5
Si par contre la pression exercée sur ce levier est trop faible, le tube
sera presque complètement fermé et le débit passant dans le tuyau sera
très faible, de légères fuites étant cependant possibles.
Dans un transistor NMOS le canal réalisé entre la source et le drain
va être soumis à un effet de champ créé par la différence de potentiel
entre la grille et la source très semblable à l’écrasement du tube présenté dans notre modèle hydraulique. Si la différence de potentiel entre
grille et source (Vgs) est faible (inférieure à une tension de seuil dont
la valeur dépend de la géométrie et du matériau utilisé pour réaliser le
transistor), celui-ci sera considéré comme « passant » c’est à dire que sa
résistance ohmique équivalente sera faible et que sa liaison drain source
se comportera quasiment comme un interrupteur fermé. Si Vgs est supérieure à la tension de seuil, le transistor est « bloqué », c’est à dire
qu’il ne laisse passer que très peu de courant, ou en d’autres termes que
sa résistance ohmique équivalente entre drain et source est très forte. Il
se comporte donc quasiment comme un interrupteur ouvert.
On peut dès lors considérer le transistor comme un interrupteur commandable par la tension VGS.
Nous pouvons donc schématiser la valeur ohmique de ce transistor
par la courbe donnée en figure 1.5.
F IGURE 1.5 – Résistance équivalente drain-source d’un transistor NMOS
6
Du transistor à l’ordinateur
Dans cette courbe, les valeurs importantes sont la tension de seuil,
la résistance équivalente maximale en cas de transistor passant, la résistance équivalente en cas de transistor bloqué. Le transistor peut dès lors
se schématiser par un interrupteur associé à deux résistances 2 : l’une
en série, Rs dépendant entre autre des dimensions du canal, l’autre Rp
caractérisant les courants de fuite quand le canal est fermé (figure 1.6).
F IGURE 1.6 – Modèle schématique du transistor NMOS et résistance
statique équivalente.
1.4
L’inverseur en NMOS
On associe maintenant à un transistor NMOS une résistance de charge
RC connectée entre le drain et une tension externe d’alimentation VDD
(par exemple de 5V). Étudions la tension de sortie Vds en fonction de
2. Des compléments sur le transistor NMOS sont donnés en fin de ce chapitre