Chapitre 7 Conception en Vue du Test : Test Intégré (BIST)

Chapitre 10
Test des Mémoires et des PLAs
« Programmable Logic Array »
Cours ELE6306
Département de Génie Électrique
École Polytechnique de Montréal

1
ELE6306 – Chap. 10 : Test des mémoires © A. Khouas
Plan
)Les circuits à structures régulières
¾Définition
¾Test des circuits à structures régulières
)Test des mémoires
¾Caractéristiques des mémoires
¾Modèles de fautes
¾Algorithmes de test
)Test des PLA « Programmable Logic Array »
¾Caractéristiques des PLAs
¾Modèles de fautes
¾Algorithmes de test

2
ELE6306 – Chap. 10 : Test des mémoires © A. Khouas
Les circuits à structures régulières
)Définition :
¾Ce sont les circuits composés d’une même structure qui se
répète
Les mémoires
Les PLAs « Programmable Logic Array », CPLD, FPGA
Les parties chemins de données dans les microprocesseurs
)Test des circuits à structures régulières :
¾Inefficacité des méthodes générales
Modèles de fautes
Algorithmes de générations
¾Adaptation de la technique de test aux structures des
circuits

3
ELE6306 – Chap. 10 : Test des mémoires © A. Khouas
Fabrication des mémoires
Source : Essential of Electronic Testing, Bushnell&Agrawal

4
ELE6306 – Chap. 10 : Test des mémoires © A. Khouas
Structure d’une mémoire
Source : Essential of Electronic Testing, Bushnell&Agrawal