conception des circuits integres mos elements de base
publicité
CONCEPTION DES CIRCUITS INTEGRES MOS ELEMENTS DE BASE - PERSPECTIVES M. CAND, J.-L. LARDY E. DEMOULIN, P. SENN RESUME La conception des circuits intégrés est devenue une opération extrêmement Importante qui mérite bien de faire l'objet d'un ouvrage dans la Collection Technique et Scientifique des Télécommunications Ce livre fournit au lecteur, dans un cheminement logique, une connaissance progressive et approfondie des divers matériaux et éléments nécessaires a la conception d'un circuit. Partant de l'élément de base, qui est le transistor MOS, il introduit successivement les diverses fonctions élémentaires, logiques et analogiques ainsi que les méthodes qui permettront de les assembler pour concevoir un circuit complexe. Pour couvrir l'ensemble des aspects physiques, technologiques, électroniques de la question, Il a été fait appel a des spécialistes ayant des compétences affirmées dans des domaines complémentaires. Le résultat est une œuvre collective tout a fait remarquable. C'est un livre complet, homogène, bien structuré, ci la portée d'un grand nombre d'utilisateurs. Il est a la fois académique et pratique et présente les outils les plus modernes nécessaires a la conception des circuits VLSI. Nul doute qu'il aura sa place dans de nombreuses bibliothèques, au service des enseignants et des étudiants, des chercheurs et des ingénieurs. TABLE DES MATIERES Préface Principaux symboles Avertissement. VII IX XIX CHAPITRE PREMIER Le transistor MOS 1.1 La capacité metal-oxyde-semiconducteur (MOS) 1.1.1 La charge d'espace dans le semiconducteur 1.1.2 Les courbes C-V G théoriques 1.1.3 Les structures MOS réelles 1.1.4 Caractérisation 1.2 Le transistor à effet de champ MOS 1.2.1 Les équations de base du transistor MOS à enrichissement 1.2.2 Le modèle CAO du transistor MOS 1.2.3 Le transistor MOS à déplétion 1.2.4 Modélisation de transistors MOS pour l'intégration à très grande échelle (VSLI) 1.2.5 Modèle dynamique du transistor 1.2.6 Détermination des paramètres du modèle statique 1 1 1 6 9 12 14 15 28 31 32 37 39 CHAPITRE DEUX Les technologies MOS 2.1 Introduction 2.2 Structures des transistors MOS 2.2.1 MOS canal P grille aluminium 2.2.2 MOS canal N grille silicium 2.2.3 Structures CMOS 2.3 Procèdes de réalisation 2.3.1 Procédés peritechnologiques 2.3.2 Réalisation NMOS grille silicium 2.3.3 Réalisation du CMOS grille silicium 2.4 Opérations élémentaires 2.4.1 Propriétés générales du silicium 2.4.2 Masques et lithographie 2.4.3 Gravure 2.4.4 Oxydation du silicium 2.4.5 Dopage du silicium 2.4.6 Dépôts 2.4.7 Mesure et contrôles technologiques 2.5 Règles de dessin 2.5.1 Fondements 2.5.2 Exemple de règles de dessin 2.5.3 Evolution du concept de règles de dessin 43 43 44 44 47 50 52 52 53 58 61 61 63 66 68 70 76 76 78 78 79 82 CHAPITRE TROIS L'inverseur MOS 3.1 Utilisation d'un model simplifié 3.2 L'inverseur général 3.2.1 Caractéristiques générales 3.2.2 Analyse statique de l'inverseur général 3.2.3 Analyse dynamique de l'inverseur général 3.2.4 Les inverseurs MOS réalisables 3.3 Analyse statique des inverseurs NMOS E/D et CMOS 3.3.1 Inverseur NMOS E/D 3.3.2 L'inverseur CMOS 3.4 Analyse dynamique des inverseurs NMOS E/D et CMOS 3.4.1 Capacité totale de sortie d'un inverseur 3.4.2 Temps de propagation de l'inverseur NMOS E/D (voir § 3.2.3) 3.4.3 Temps de propagation de l'inverseur CMOS 3.5 Solutions globales simplifiées estimateurs 2 constants 3.5.1 Conception avec des opérateurs à 2 3.5.2 Conception avec opérateurs à variables 3.5.3 Conception d'un bloc NMOS avec utilisation d'interrupteurs 3.5.4 Problème de sortie de bloc. Commande Sur grande capacité 3.5.5 Optimisation du produit surface tpd 3.6 Problème de consommation. Facteur de mérite 3.6.1 Consommation en Courant des opérateurs logiques 3.6.2 Puissance dissipée dans un bloc logique 85 85 87 88 90 93 97 99 99 106 113 113 116 122 125 126 139 149 151 154 155 155 156 Annexe 1 163 Analyse statique par résolution graphique (Analyse de Memelink) CHAPITRE QUATRE 4.1 4.2 4.3 Les opérateurs de base Les opérateurs NMOD E/D (à enrichissement « déplétion » 4.1.1 Les opérateurs du type statique 4.1.2 Opérateurs élémentaires avec interrupteurs 4.1.3 Opérateurs dynamiques. Logique à phase 4.1.4 Les cellules de mémorisation Les opérateurs CMOS 4.2.1 Les opérateurs statiques 4.2.2 Estimateurs Méthodes de synthèse 4.2.3 Opérateurs CMOS dynamiques ou semi-statiques 4.2.4 Les cellules de mémorisation CMOS Les opérateurs d'interface NMOS 4.3. 1 Inverseurs à charge commandée 4.3.2 Amplificateur à suralimentation (bootstrap) 4.3.3 Amplificateur à seuil (« trigger »de Schmitt) CHAPITRE CINQ Opérateurs de base en régime linéaire 5.1 Eléments passifs R-C 5.1.1 Résistances 5.1.2 Capacités 5.1.3 Tolérances et dessins 5.1.4 Coefficients de tension et de température 5.2 Eléments actifs 5.2.1 Le transistor MOS 5.2.2 Etages amplificateurs simples 5.2.3 Miroirs de courant et sources de tension 5.2.4 Etage différentiel 5.2.5 Etages de puissance 5.2.6 Amplificateurs opérationnels 5.2.7 Limitation due au bruit CHAPITRE SIX Les fonctions de base des circuits intégrés 6.1 Introduction: notion d'architecture 6.1.1 Spécification d'un circuit 6.1.2 Notion d'architecture 6.2 Les mémoires 6.2.1 Classification 6.2.2 Les mémoires SRAM 6.2.3 Les mémoires DRAM (mémoires vives dynamiques à accès aléatoire) 6.2.4 Les registres 6.3 Les fonctions arithmétiques 6.3.1 Représentation des nombres 6.3.2 Additionneurs 6.3.3 Les multiplieurs 6.3.4 Les diviseurs 6.4 Les réseaux logiques programmables 6.4.1 Les PLA (programmable logic array) 6.4.2 Les ROM 6.5 Les séquenceurs 6.5.1 Généralités 171 172 172 179 187 190 197 197 202 208 210 212 212 215 217 221 223 224 233 236 243 245 245 250 264 270 277 283 291 295 295 295 295 297 297 300 306 315 321 321 324 337 345 348 348 350 352 352 6.6 6.5.1 Généralités 6.5.2 Exemple de conception de séquenceur 6.5.3 Séquenceur d'instructions Evaluation de surface CHAPITRE SEPT Méthodologie de conception et CAO 7.1 Conception d'un circuit intègre 7.1.1 Synthèse architecturale et logique 7.1.2 Plan de masse Synthèse fine 7.1.3 Dessin des masques et vérification 7.1.4 Fabrication et validation de la conception 7.2 Outils d'aide à la conception 7.2.1 Simulateurs électriques 7.2.2 Simulateurs logiques 7.2.3 Simulateurs fonctionnels 7.2.4 Systèmes intégrés de CAO 7.2.5 Les outils d'aide au dessin 7.2.6 Les vérificateurs 7.3 Méthodes de dessin 7.3.1 lmplantation symbolique bâton (stick diagramm) 7.3.2 Implantation symbolique « fonctionnelle » 7.4 Validation de la conception 7.4.1 Test automatique Sur tranche 7.4.2 Localisation des erreurs Annexe Note historique: Le cheminement des expériences et des théories 1 La préhistoire des semiconducteurs 2 La physique théorique permet la sortie de la préhistoire 3 Barrière de potentiel, couche d'inversion, effet de pointe 4 Semiconducteurs et radars 5 Quand l'Europe prépare la guerre, l'Amérique marche vers la civilisation du sicilium 6 Commutation téléphonique et invention du transistor 7 Des transistors à pointes aux circuits intégrés 8 L'effet de champ -les MIS et les MOS 9 Les circuits intégrés MOS TOP 352 353 356 357 361 361 362 363 363 364 365 365 391 394 395 396 399 400 400 402 407 407 407 409 409 411 412 414 414 417 417 424 431
