Les Bus
publicité
Les Bus Performance définie par: bande passante quantité d'information échangée par unité de temps latence temps de réponse à une requête de transfert charge nombre d'unités connectées sur le bus longueur longueur physique Institut National des Sciences Appliquées de Toulouse Département de Génie Electrique et Informatique Structure et Fonctionnement des Ordinateurs © Michel Castan Les Bus Type de bus Bus adresse Bus données Bus de contrôle un bus est constitué de fils d'adresse, de fils de donnée et de fils de contrôle Institut National des Sciences Appliquées de Toulouse Département de Génie Electrique et Informatique Structure et Fonctionnement des Ordinateurs © Michel Castan Les Bus Famille de bus Bus mémoire court rapide grande bande passante pas de norme Bus d'Entrées/Sorties long lent gamme étendue de débit norme Institut National des Sciences Appliquées de Toulouse Département de Génie Electrique et Informatique Structure et Fonctionnement des Ordinateurs © Michel Castan Les Bus Débits approximatifs selon le type de périphérique Cartes modem Cartes RNIS Cartes son Cartes réseaux Disques durs IDE (PIO) Disques durs IDE (DMA) Disques durs SCSI 7 Ko/s 16 Ko/s 170 Ko/s 1,2 - 12 Mo/s 17 Mo/s 33 Mo/s 5 - 40 Mo/s Institut National des Sciences Appliquées de Toulouse Département de Génie Electrique et Informatique Structure et Fonctionnement des Ordinateurs © Michel Castan Les Bus Organisation autour de deux bus Bus UC-mémoire Cache Mémoire Adaptateur de bus principale UC Bus E/S Contrôleur d'E/S Disque Disque Institut National des Sciences Appliquées de Toulouse Département de Génie Electrique et Informatique Contrôleur d'E/S Sortie graphique Contrôleur d'E/S Réseau Structure et Fonctionnement des Ordinateurs © Michel Castan Les Bus Organisation à base de Pentium Pro Pentium Pro 2400 Mo/s cache niveau 1 600 Mo/s Cache niveau 2 528 Mo/s Processeur graphique Bus AGP Bus PCI Chipset 528 Mo/s 132 Mo/s 800 Mo/s Mémoire graphique 528 Mo/s Mémoire principale Institut National des Sciences Appliquées de Toulouse Département de Génie Electrique et Informatique E/S E/S Structure et Fonctionnement des Ordinateurs © Michel Castan Les Bus Principales options du bus: • • • • Largeur du bus : multiplexage adresse/donnée Taille du transfert : préemption (sur transfert long) Maître du bus : arbitrage (entre esclave) Transaction éclatée/pipelinée/commutation de paquets : étiquetage des transactions • Synchronisme : transport de l'horloge/poignée de main • Adresse bus : logique (espace d'adresses) ou géographique (nouméro de connecteur) Institut National des Sciences Appliquées de Toulouse Département de Génie Electrique et Informatique Structure et Fonctionnement des Ordinateurs © Michel Castan Les Bus Différents transferts de données sur le bus temps temps Adresse Donnée Adresse a- Ecriture multiplexée ta Donnée L Donnée E d- Lecture-modification-Ecriture multiplexée temps temps Adresse Adresse Donnée Donnée 1 Donnée 2 Donnée 3 e- Transfert de bloc de donnée b- Lecture/Ecriture non multiplexée temps Adresse ta Donnée c- Lecture multiplexée Institut National des Sciences Appliquées de Toulouse Département de Génie Electrique et Informatique Structure et Fonctionnement des Ordinateurs © Michel Castan Les Bus Connecteurs du bus CompactPCI Institut National des Sciences Appliquées de Toulouse Département de Génie Electrique et Informatique Structure et Fonctionnement des Ordinateurs © Michel Castan
