Système de récupération d`énergie et de communication

Système de récupération d’énergie et de communication « Low Power » RF :
Cas de la NFC
Mathieu Coumba FAYE, Emmanuel Bergeret
Laboratoire IM2NP
5 rue Enrico Fermi ou 60 rue F. Joliot Curie
Bâtiment NEEL
Technopôle de Château Gombert
13453 MARSEILLE Cedex 13
France
E-mail :[e-mail]
Résumé
La Near Field Communication (NFC), est de plus en
plus répandue dans les communications passives que
l’on retrouve dans les domaines bancaires,
d’identification personnelle, médical, etc…
Habituellement les antennes utilisées en NFC, ont une
taille de l’ordre de 40 cm² leur permettant de fournir
assez d’énergie pour le fonctionnement des circuits.
Toutefois la réduction de la taille de cette antenne
présente un fort intérêt dans la mesure où elle facilite
l’intégration dans des objets de petite dimension
géométrique. Cependant, toute réduction de taille conduit
à une diminution considérable de l’énergie disponible
pour le circuit, dès lors il est intéressant d’utiliser des
systèmes à très faible consommation d’énergie afin de
compenser cette baisse d’énergie disponible.
1.Introduction
Le but de cette présentation est d’exposer
une architecture «haut rendement» de récupération
d’énergie et des blocs analogiques « Low Power »
incluant toute la tête RF applicable à la NFC. Le
bloc de récupération d’énergie est constitué d’un
rectifier et d’un régulateur de tension. Le
démodulateur sera basé sur le principe de la
démodulation IQ avec une récupération d’horloge à
boucle ouverte.
2.Révision des normes sur les cartes de
proximité (Proximity Integrated Circuit
Card,PICC)
Notre travail s’inscrit dans le cadre d’un projet dont
le produit final vise le respect de certaines normes.
Il est donc important de bien se situer par rapport à
ces normes.
2.1ISO/IEC 10373-6
Cette norme définit les méthodes d’essai des cartes
de proximités. Le banc de test est décrit sur la
Figure 1. Nous pouvons distinguer quatre antennes
sur cette figure :

Figure 1 : Banc de test ISO
2.1.1L’antenne PCD (Proximity Coupling
Device, en anglais):
Cette antenne est connectée à l’équipement qui sert
de lecteur.
2.1.2L’antenne de calibration (Calibration
Coil, en anglais) :
Cette antenne est utilisée pour mesurer la force du
champ émis par le PCD. Nous appellerons la valeur
efficace de la force de ce champ  ( est donnée
en /, Ampère par métre). La mesure de cette
grandeur s’effectue sur un oscilloscope à haute
impédance d’entrée. Le facteur de conversion
correspondant est de 900 par /.
2.1.3Les antennes Sense Coil A/Sense Coil B
Ces deux antennes permettent, à travers un pont de
résistances (Bridge), de mesurer la rétro-modulation
provenant de la carte de proximité (PICC).
2.1.4Définition du PICC de référence
Il s’agit d’une carte à puce à fonction minimale qui
permet de tester les capacités du PCD à :
 Générer un champ de force , tel que
     ,
 Transférer de la puissance à un PICC,
 Transmettre un signal modulé à un PICC,
 Recevoir une rétro-modulation provenant
d’un PICC
Nous utilisons le PICC de référence dans la
validation du modèle de notre banc de test. Pour
cela nous n’avons pris en compte que les parties
encadrées de la Figure 2 qui représente le circuit
d’un PICC de référence[1].
Figure 2 : PICC de référence
2.2ISO/IEC 14443-2
Cette norme définit l’interface radiofréquence et les
signaux de communication entre PCD et PICC. Elle
stipule que la fréquence de communication entre le
PCD et le PICC, que nous appelleront ici , doit
être de 13.56 ± 7. Aussi, le PCD doit
générer une force de champ , tel que    
 .
2.2.1Communication de PCD vers PICC :
La norme définit deux type de communication de
PCD vers PICC, il s’agit du type A et du type B
qui correspondent respectivement à une modulation
 100% et une modulation  10%. Quelque
soit le type de communication la fréquence de sous-
porteuse qui correspond aussi au débit binaire peut
prendre les valeurs  128
,  64 ,  32  et
 16
.
2.2.2Communication de PICC vers PCD :
Le PICC doit être capable de communiquer avec
l’antenne PCD à travers le lien RF en générant une
sous-porteuse de fréquence = 16
. La sous-
porteuse pourra être générer par modification de
l’impédance d’entrée de la puce.
L’amplitude de la rétro-modulation (VLMA) doit au
minimum être égale à 22 
 [en mV (peak)]
quand elle est mesurée en utilisant la méthode
décrit dans la norme ISO/IEC 10373-6[1]. Dans les
même conditions de mesure on devra avoir au
niveau du PCD une VLMA d’au moins 18 
 [en
mV (peak)][2].

Figure 3 : Limites de la norme ISO 14443-2
La Figure 3 résume les valeurs de ces limites en
fonction de la force du champ, nous nous référerons
à ces limites pour la validation de la rétro-
modulation.
3.Modélisation de l’antenne utilisée
3.1 Présentation du modèle
Afin de pouvoir concevoir un circuit conforme avec
les normes décrites dans le chapitre précédent, il est
nécessaire d’avoir un modèle valide définissant les
impédances et les transferts de puissance entre les
antennes du banc de test et l’antenne qui sera
interfacée à notre puce dans notre environnement de
simulation. Un modèle basé sur des mesures
effectuées sur un banc de test et une antenne réel a
été réalisé (Figure 4).
Figure 4 : Modèle antenne
Pour valider ce modèle un prototype constitué de la
partie circuit du PICC de référence interfacée avec
l’antenne que nous souhaitons modéliser à été
réalisé. Les mesures effectuées sur ce prototype
sont comparé avec les résultats de simulation
effectuée dans les mêmes conditions avec le modèle
en question et nous ont permis de valider que le
modèle correspond bien au couplage entre l’antenne
et le banc de test.
3.2Extraction de l’impédance de l’antenne
L’impédance qui nous intéresse est extraite sur
l’accès LA-LB du modèle. Nous avons chargé
l’accès de l’antenne PCD afin de se remettre dans
les mêmes conditions que celles de mesure qui nous
a permis de créer ce modèle. L’impédance de
l’antenne nous permet de calculer la capacité de
résonance.
Figure 5 : configuration de l'extraction de l'impédance
Paramètres
Valeur
Re(Zant)
138.7
Im(Zant)
186.1
Ces valeurs conduisent à une capacité de résonance
de 64 pF à 13.56.
4.Présentation de la tête RF
Figure 6 : schéma bloc du PICC
La Figure 6 résume les différents blocs contenus
dans un PICC, nous nous focaliserons sur l’étude de
la tête RF.
4.1Partie passive
4.1.1Capacité d’accord (Caccord)
Elle permet de créer un point de résonance avec
l'antenne à une fréquence donnée ( =13.56
dans notre cas), afin de maximiser le transfert
d'énergie de l'antenne vers le PICC. Le réglage de
Caccordse fait de telle sorte qu’en prenant en compte
les capacités parasites présentes à l’entrée de la tête
RF que l’on ait une valeur égale à celle de la
capacité de résonance calculé dans le chapitre 3.1
c’est-à-dire 64 pour une valeur de champ
minimal (1.5A/m). Pour déterminer cette capacité,
nous avons fait varier sa valeur jusqu’à obtenir une

valeur de VdB maximale ce qui donne Caccord =
30pF (Figure 7).
Figure 7 : Réglage de la capacité d'accord
4.1.2Capacité de découplage (Csérie)
Capacités séries permettant de découpler l’antenne
de la partie récupération d’énergie. L’objectif de
ces capacités est d’assurer qu’il n’y ait pas de retour
de tension DC au niveau des accès de l’antenne.
Nous avons déterminé par simulation qu’une valeur
de 100 était suffisante.
4.1.3Pont capacitif
Pont capacitif diviseur de tension permettant
d’extraire une partie du signal RF reçu afin de
l’utiliser dans la partie communication. Ce pont
nous permet d’utiliser des transistors basse tension
pour le design des blocs de récupération d’énergie
et d’horloge.
4.2Partie récupération d’énergie
4.2.1Pont de diode
Convertisseur AC-DC, permettant de récuperer
l’énergie au borne de l’antenne et de la convertir en
une tension DC utilisable par le reste du circuit.
4.2.1.1Configuration de la simulation
L’un des buts principal de la tête RF que nous
développons est de fournir une tension
d’alimentation régulée de 1.2 pour un courant de
500µ. Pour cela il faudra que le pont qui est en
amont de toute la partie récupération d’énergie, soit
capable de fournir au minimum une tension de 1.4
pour un courant de 500µ(c’est-à-dire à partir de
1.5  
). Ce qui correspond à une puissance de
700µ sur une charge de 2.8.
Figure 8 : schéma de simulation du pont
Paramètres
Valeur
Champ
Réglée de telle sorte que
1,5  
7,5  
Caccord
30
Cserie
100
Rcharge
2,8
4.2.1.2Méthodes de conception:
Pour optimiser les ponts nous avons joué sur la
largeur des transistors, afin de trouver la taille
optimum qui nous donne le meilleur rapport
Rendement/surface. Le rendement d’un pont
correspond au rapport de la puissance de sortie sur
la puissance d’entrée. La formule de calcul d’un
rendement est donnée par l’équation
 , avec Pout
la puissance en sortie du pont et Pin la puissance
qui rentre dans le pont.
Les caractéristiques fonctionnelles du pont optimisé
sont résumées dans la figure suivante :
Figure 9 : Résultat de simulation de pont
4.2.2Limiteur de tension
Sur la Figure 9 nous pouvons observer que la
tension en sortie du pont (VdB) peut atteindre 12,
cela peut endommager les circuits en amont du
rectifier. Il est donc nécessaire de limiter cette
tension à une valeur plus faible. Le limiteur de
tension est conçu à partir de la diode parasite
présente entre les accès source/drain et l’accès
substrat d’un transistor PMOS comme représenté
dans la Figure 10.

Figure 10 : diode parasite PMOS
Pour obtenir une certaine tension de limitation il
suffit de mettre plusieurs diodes en série et de régler
le multiplicateur des transistors.
Figure 11 : Schéma limiteur de tension
La variation du multiplicateur des transistors
correspondants nous a permis de fixer un tension de
déclenchement du limiteur de 6. Pour
modifier cette valeur il suffit de changer le nombre
de diode en parallèle et/ou le multiplicateur.
Nous allons maintenant tester le rectifier et le
limiter avec le modèle de l’antenne. Sur la Figure
12 nous pouvons observer le déclenchement du
limiteur qui plafonne la tension de sortie du rectifier
à 6V.
Figure 12 : Résultat de simulation de limiteur
4.2.3Régulation
Elle permet d'établir une tension d'alimentation
stable pour les différents blocs du circuit. Nous
avons deux tension d’alimention une à 900 pour
le Cœur digital et une autre à 1.2 pour le bloc
mémoire.Les deux régulateurs sont connectés et
simulés en série (Figure 13), cela nous permet de
designer un seul régulateur avec des transistors
haute tension étant donné que son entrée peut
monter jusqu’à 6. Le deuxième régulateur aura
comme entrée une tension de 1.2 et sera donc
entièrement conçu avec des transistor basse tension,
ce qui nous permet de limiter la consommation.
Figure 13 : schéma simulation régulateur
Paramètres
Valeur
Vin
0 à 7V
Rcharge
1.8K (Idispo = 500µA)
Ccharge
100p
Figure 14 : Résultat de simulation des régulateurs
4.3Partie communication
4.3.1Démodulation
Nous avons opté d’investiguer la démodulation IQ
car elle nous permetra d’être non seulement
compatible avec les deux normes citées dans le
chapitre 2 mais aussi aux autres normes NFC visant
des débits plus élevés.