IF AC/AO 2015/2016 Architecture des ordinateurs Protopoly

IF AC/AO 2015/2016
Architecture des ordinateurs
Protopoly
Florent de Dinechin
avec des figures de
R. Bergasse, N. Bonifas, N. Brunie, P. Boutillier,
A. Derouet-Jourdan, J. Detrey, A. Friggeri, B. Grenet, F. Givors,
T. Jolivet, C. Keller, E. Lassalle, P.E. Meunier,
P. Robert, O. Schwander, T. Risset, P. Vannier

2

Table des matières
1 Introduction 9
1.1 Historique du calcul mécanique . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
1.2 Objectifsducours...................................... 10
1.3 La conception d’ASR est hiérarchique . . . . . . . . . . . . . . . . . . . . . . . . . . 11
1.4 Quelques ordres de grandeur . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
1.4.1 L’univers est notre terrain de jeu . . . . . . . . . . . . . . . . . . . . . . . . . 11
1.4.2 Latechnologieen2014............................... 12
1.4.3 Calcul contre stockage et déplacement de données . . . . . . . . . . . . . . . 14
1.4.4 Ya pas que les PC dans la vie . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
I L’information et comment on la traite 17
2 Coder l’information 19
2.1 Informationetmedium................................... 19
2.2 Informationanalogique .................................. 19
2.3 Informationnumérique................................... 20
2.4 Coderdesnombresentiers................................. 20
2.5 Coderdutexte........................................ 20
2.6 Coder les images et les sons . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
2.7 Codesdétecteursd’erreur ................................. 21
2.8 Codes correcteurs d’erreur . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
2.9 Compression d’information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
2.10Coderletemps ....................................... 22
3 Transformer l’information : circuits combinatoires 23
3.1 Algèbrebooléenne ..................................... 23
3.1.1 Définitions et notations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
3.1.2 Expressionbooléenne ............................... 24
3.1.3 Dualité........................................ 24
3.1.4 Quelquespropriétés ................................ 24
3.1.5 Universalité..................................... 24
3.1.6 Fonctionsbooléennes ............................... 25
3.2 Circuits logiques et circuits combinatoires . . . . . . . . . . . . . . . . . . . . . . . 25
3.2.1 Signauxlogique................................... 25
3.2.2 Circuitslogiques .................................. 25
3.2.3 Portesdebase.................................... 25
3.2.4 Circuits combinatoires . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
3.2.5 Circuits combinatoires bien formés . . . . . . . . . . . . . . . . . . . . . . . . 26
3.2.6 Surface et délai d’un circuit combinatoire . . . . . . . . . . . . . . . . . . . . 27
3.3 Audelàdesportesdebase................................. 28
3.3.1 Àdeuxentrées ................................... 28
3

4TABLE DES MATIÈRES
3.3.2 Àtroisentrées.................................... 28
3.3.3 Pour le calcul sur les entiers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
3.3.4 Conclusion ..................................... 31
3.4 D’une fonction booléenne à un circuit combinatoire . . . . . . . . . . . . . . . . . . 31
3.4.1 Par les formes canoniques . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
3.4.2 Arbres de décision binaire . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
3.5 Application : construction des circuits arithmétiques de base . . . . . . . . . . . . . 33
3.5.1 Addition/soustraction binaire . . . . . . . . . . . . . . . . . . . . . . . . . . 33
3.5.2 Multiplication binaire . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
3.5.3 Divisionbinaire................................... 33
3.6 Conclusion.......................................... 33
3.7 Annexe technologique contingente : les circuits CMOS . . . . . . . . . . . . . . . . 33
3.7.1 Transistors et processus de fabrication . . . . . . . . . . . . . . . . . . . . . . 33
3.7.2 Portesdebase.................................... 34
3.7.3 Vitesse, surface et consommation . . . . . . . . . . . . . . . . . . . . . . . . . 34
4 Memoriser l’information 37
4.1 Vue abstraite des organes de mémorisation . . . . . . . . . . . . . . . . . . . . . . . 37
4.1.1 Le registre ou mémoire ponctuelle . . . . . . . . . . . . . . . . . . . . . . . . 37
4.1.2 Mémoiresadressables ............................... 37
4.1.3 Mémoires à accès séquentiel : piles et files . . . . . . . . . . . . . . . . . . . . 38
4.1.4 Mémoires adressables par le contenu . . . . . . . . . . . . . . . . . . . . . . 38
4.2 Construction des mémoires . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
4.2.1 Le verrou (latch) et le registre (Flip-Flop) . . . . . . . . . . . . . . . . . . . . 39
4.2.2 Autres technologies de point mémoire . . . . . . . . . . . . . . . . . . . . . . 40
4.2.3 Mémoire adressable, première solution . . . . . . . . . . . . . . . . . . . . . 40
4.2.4 Mémoire adressable, seconde solution . . . . . . . . . . . . . . . . . . . . . . 41
4.2.5 Piles,files,etc.................................... 43
4.2.6 Disques(*)...................................... 43
4.3 Une loi fondamentale de conservation des emmerdements . . . . . . . . . . . . . . 43
5 Circuits séquentiels synchrones 45
5.1 Quelques exemples de circuits séquentiels . . . . . . . . . . . . . . . . . . . . . . . . 45
5.2 Restriction aux circuits séquentiels synchrones . . . . . . . . . . . . . . . . . . . . . 46
5.3 Correctionetperformance................................. 46
6 Automates 49
6.1 Unexemple ......................................... 49
6.2 Définition formelle d’un automate synchrone . . . . . . . . . . . . . . . . . . . . . . 50
6.2.1 États,transitions .................................. 50
6.2.2 Définition en extension des fonctions de transition et de sortie . . . . . . . . 51
6.2.3 Correction et complétude d’un automate synchrone . . . . . . . . . . . . . . 52
6.3 Synthèse d’un automate synchrone . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
6.3.1 L’approximation temporelle réalisée par l’automate synchrone . . . . . . . 53
6.3.2 Optimisation d’un automate synchrone . . . . . . . . . . . . . . . . . . . . . 53
6.4 Comprendre les circuits séquentiels comme des automates . . . . . . . . . . . . . . 54
6.5 Conclusion : l’ingéniérie des automates . . . . . . . . . . . . . . . . . . . . . . . . . 55
7 Transmettre 57
7.1 Medium ........................................... 57
7.2 Liaisonpointapoint .................................... 57
7.2.1 Sérieouparallèle.................................. 57
7.2.2 Protocoles ...................................... 57
7.3 Bustroisétats ........................................ 59

TABLE DES MATIÈRES 5
7.4 Réseauxengraphes(*)................................... 59
7.4.1 Les topologies et leurs métriques . . . . . . . . . . . . . . . . . . . . . . . . . 60
7.4.2 Routage ....................................... 61
7.4.3 Types de communication : point à point, diffusion, multicast . . . . . . . . . 63
7.5 Exemples de topologies de réseau (*) . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
7.5.1 LetéléphoneàPapa ................................ 63
7.5.2 L’internet ...................................... 63
7.5.3 FPGAs........................................ 63
7.5.4 Lebushypertransport............................... 63
7.5.5 Machinesparallèles................................. 63
II Machines universelles 65
8 Jeux d’instruction 67
8.1 Rappels............................................ 67
8.2 Vocabulaire.......................................... 68
8.3 Travauxpratiques...................................... 68
8.3.1 Le jeu d’instruction de votre PC . . . . . . . . . . . . . . . . . . . . . . . . . 68
8.3.2 Le jeu d’instruction de votre téléphone portable . . . . . . . . . . . . . . . . 69
8.4 Instruction set architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
8.5 Quedéfinitl’ISA ...................................... 70
8.5.1 Types de données natifs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
8.5.2 Instructionsdecalcul................................ 71
8.5.3 Instructions d’accès mémoire . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
8.5.4 Instructions de contrôle de flot . . . . . . . . . . . . . . . . . . . . . . . . . . 72
8.5.5 Les interruptions et l’atomicité . . . . . . . . . . . . . . . . . . . . . . . . . . 73
8.5.6 Autresinstructions................................. 74
8.5.7 QuelquesISA.................................... 74
8.6 Codagedesinstructions .................................. 75
8.7 Adéquation ISA-architecture physique . . . . . . . . . . . . . . . . . . . . . . . . . . 76
8.8 Unpeudepoésie ...................................... 77
9 Architecture d’un processeur RISC 79
9.1 Un jeu d’instruction RISC facile . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
9.2 Plandemasse ........................................ 80
9.3 Construction de l’automate de commande . . . . . . . . . . . . . . . . . . . . . . . . 81
9.4 Pipelined’exécution .................................... 82
9.5 Exploitation du parallélisme d’instruction : superscalaire . . . . . . . . . . . . . . . 85
9.5.1 Architecture superscalaire (*) . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
9.5.2 VLIW ou superscalaire (*) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
9.6 Deux jeux d’instructions récents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
9.6.1 IA64 ......................................... 88
9.6.2 KalrayK1 ...................................... 89
9.7 Exploitation du parallélisme de processus . . . . . . . . . . . . . . . . . . . . . . . . 89
9.7.1 Multifilature (multithreading) ........................... 89
9.7.2 Processeurs multicoeurs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
10 Interfaces d’entrée/sorties 91